ヘッダをスキップ  HITACHI : グループ事業トピック    Japan Site

サイト名日立評論日立トップページへ


ここからグローバル・ナビゲーション |  ホーム  |  日立評論とは  |  キーワード検索  |   バックナンバー  |グローバル・ナビゲーションここまで

    会員登録・修正    お問い合わせ
検索 by Google

 > 詳細な検索


ここからブレッド・クラム ホーム > バックナンバー > 2004年 > 7月号 > ナノメートル世代のシリコン半導体デバイスの展望ブレッド・クラムここまで

ページタイトル

ナノメートル世代のシリコン半導体デバイスの展望

Prospect of Si Semiconductor Devices in Nanometer Era
木村紳一郎・久本 大・杉井信之


ここから本文
 
概要図
 
注1:凡例1 (MPUゲートのハーフピッチ),凡例2 (MPUゲートの加工後寸法)
 
注2:略語説明
MPU(Microprocessing Unit),KrF(Krypton Fluoride),ArF(Argon Fluoride),EUV(Extreme Ultraviolet),MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)
 
 
ITRS(国際半導体技術ロードマップ)が予測するMPUゲート電極のハーフピッチ寸法と加工後寸法の推移,およびリソグラフィーにおける露光法の変遷
 MPUのゲート電極の寸法はハーフピッチの寸法よりもはるかに小さくなっており,近年,微細化が加速していることを示している。
 

 
 MOSFETなどのSi半導体では,加工寸法がナノメートルの領域に入っている。ゲート電極寸法は,最先端の90nm技術ノードですでに50nm以下であり,開発が正念場を迎えた65nmノードでは25nmになる。そのため,スケーリング則に代わる新しい指針が求められており,ひずみ効果の利用や素子構造の三次元化などが注目されている。ひずみを利用する技術では,ひずみの評価やひずみに起因した欠陥の抑制などについて,高精度な評価技術が必要となる。MOSFETを三次元構造にするためには基板加工が重要であり,ナノメートル級の精度や加工表面の損傷の除去,さらに,その評価技術などが不可欠である。
 
 
新規ウィンドウを開く 論文の全文を閲覧できます。(PDF: 117kbyte)
 
本論文に関するお問い合わせ
 
 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
 
今月号のトップへ 前のページへ
次のページへ
 
本文ここまで







関連リンク

世界半導体市場統計(WSTS)
国際半導体技術ロードマップ(ITRS)
SEMIジャパン
半導体MIRAIプロジェクト
株式会社ルネサステクノロジ
エルピーダメモリ株式会社




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護に関して | 日立評論における個人情報の取り扱いについて |フッタここまで

© Hitachi, Ltd. 1994, 2005. All rights reserved.