ヘッダをスキップ  HITACHI : 広告、展示、グループ紹介    Japan Site

サイト名日立評論日立トップページへ


ここからグローバル・ナビゲーション |  ホーム  |  日立評論とは  |  キーワード検索  |   バックナンバー  |グローバル・ナビゲーションここまで

    会員登録・修正    お問い合わせ
検索 by Google

 > 詳細な検索


ここからブレッド・クラム ホーム > バックナンバー > 2008年 > 4月号 > 先端デバイス設計とリソグラフィー技術ブレッド・クラムここまで

ページタイトル

先端デバイス設計とリソグラフィー技術

Layout Design and Lithography Technology for Advanced Devices
堀田 尚二・岡崎 信次


ここから本文
 
概要図
 
注:略語説明
OPC(Optical Proximity Effect Correction)RET(Resolution Enhancement Technology)DPT(Double Patterning Technology) EUV(Extreme Ultra Violet)ULSI(Ultra-Large Scale Integration)DRAM(Dynamic Random Access Memory)
 
 
微細化とデバイス設計レイアウトの変化
 近年,微細化とともに,回路特性だけでなくリソグラフィー特性も考慮した設計技術が必要となってきている。これは,製造性を考慮した設計(DFM:Design for Manufacturability)と呼ばれる技術の一つである。
 

 
 半導体集積回路に要求される最小寸法はすでに露光波長の半分以下となり,光リソグラフィー技術は実用的な解像限界に近づきつつある。これまで回路設計は,デバイスパラメータや,リソグラフィーなどから要求される設計レイアウトルールに従って行われてきた。一方,リソグラフィーは設計された回路パターンをウェーハ上に忠実に再現することに注力してきた。しかし,45 nmノード,あるいはそれ以降ではLow-k 1 リソグラフィーと呼ばれる領域に入り,パターンのひずみが大きくなったり,製造に必要なプロセス余裕が確保できないといった問題が顕在化してきた。その結果,回路特性だけでなく,リソグラフィー特性も考慮した設計技術が必要となってきている。このような製造性を考慮した設計(DFM)の現状と,今後のさらなる微細化に向けた課題を紹介するとともに,計測技術に対する要求やニーズについても触れる。
 
 
新規ウィンドウを開く 論文の全文を閲覧できます。(PDF: 143kbyte)
 
本論文に関するお問い合わせ
 
 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
 
今月号のトップへ 前のページへ
次のページへ
 
本文ここまで







関連リンク

2007年4月号:シリコン半導体デバイスの展望




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護に関して | 日立評論における個人情報の取り扱いについて |フッタここまで

© Hitachi, Ltd. 1994, 2008. All rights reserved.