

両面拡散形出力シリコントランジスタの設計

Design Considerations for Diffused Junction Silicon Power Transistors

吾 妻 孝*
Takashi Azuma

内 容 梗 概

本報告は、両面拡散形高出力シリコン・トランジスタの電流増幅率、エミッタ・ベース入力特性、コレクタ飽和特性、サージ電圧に対する過渡特性などについて、設計上の立場から総括的に検討した結果を述べたものである。

両面拡散形高出力シリコン・トランジスタのベース基体の比抵抗は、エミッタ・ベース間の幾何学的な距離および電流担体の拡散距離を制御すれば、逆電圧定格によってのみ任意に選択できる。この場合、ベース基体の比抵抗は、エミッタ・ベース入力特性、コレクタ飽和特性および電流増幅率に無関係になる。

サージ電圧に対するトランジスタの破壊強度は、二次ブレイクダウンを起こす臨界エネルギーの大きさによってきまる。この破壊強度を強くするためには、エミッタの幅は、電流担体の拡散距離の数倍の大きさにすることが必要である。

1. 緒 言

シリコントランジスタの製造方法は、次の3種に大別できる。

- (i) ベース 拡 散 形
- (ii) 合 金 接 合 形
- (iii) 両 面 拡 散 形

ベース拡散形トランジスタ⁽¹⁾は、ベース部をP形不純物の気相拡散によって形成したもので、シリコントランジスタの製造方法の主流をなしている。

合金接合形トランジスタは、はじめ低出力のトランジスタに採用されたが⁽²⁾、ベース拡散形トランジスタの発展とともに次第に姿を消し、現在はウェスティング・ハウス社の高出力形⁽³⁾に採用されているだけで、他社にはほとんど見あたらない。

両面拡散形トランジスタは、N形不純物をP形シリコンウェハーの両面から拡散させたものである。これはRCA社で開発⁽⁴⁾され、同社はじめ他メーカーから市販され、低周波出力シリコントランジスタの大部分を占めている。一般に両面拡散形の出力トランジスタにおいては、ベース基体の比抵抗を高くすることによって、逆電圧定格は高くなる。しかし同時に電流増幅率、ベース、エミッタ入力特性およびコレクタ飽和特性が悪くなり、トランジスタの電流容量は著しくそこなわれる。本論文の目的は、このような電流容量と逆電圧という二つの相反する特性をもつ、両面拡散形シリコントランジスタの設計はどうあるべきかという基本的な問題点を明らかにすることにある⁽⁵⁾。したがって、ベース拡散形、合金接合形については述べない。また、両面拡散形トランジスタの歴史的な発展や、トランジスタの設計理論も省略する。本文のおもな内容は下記のとおりである。


- (i) 大電流領域における電流増幅率
- (ii) エミッタ・ベース入力電圧とコレクタ飽和特性
- (iii) サージ電圧に対する考慮

また、この設計方法で高出力NPNシリコントランジスタ、HS 803を製品化したため、本文ではHS 803を引用して説明することにする。

2. 電流容量と電流増幅率

出力トランジスタの電流容量は、電流増幅率と熱抵抗に直接関係し、大電流領域の電流増幅率は、エミッタ効率によって決定され

* 日立製作所武蔵工場



第1図 電流増幅率のコレクタ電流依存


る。これは電流増幅率×電流が、大電流領域においてほぼ一定である⁽⁶⁾ということにより示すことができる。第1図は、この関係を示したものである。電流容量は、要求される電流増幅率の大きさに左右される。HS 803では、電流増幅率が10になる電流値をもって、最大定格電流としている。

電流増幅率を大にするためには、エミッタ面積を大にすればよい。しかし、エミッタ周辺効果、またはベース、バイアス効果⁽⁷⁾によって、エミッタ面積を無制限に大きくすることはできない。R. Emeis et al⁽⁸⁾によれば、エミッタの幅は、たかだか電流担体の拡散距離と同程度の距離しか有効ではない。すなわち、エミッタの有効面積は、拡散距離の幅とエミッタ周辺の長さでできまる面積に等しい。

両面拡散形シリコントランジスタでは、電流担体の拡散距離は、ほぼ100μである。したがって、エミッタ電流密度は、その単位周辺長あたり、1.5~2.0 A/cmである。ただし、エミッタの幅は100μである。電流密度がこれよりも増加すると、エミッタの周辺に集まる電流は大きくなる。そのため、エミッタの幅が電流担体の拡散距離よりせまい場合は電流サージによる熱ひずみが発生し、トランジスタは破壊される恐れがある。HS 803のエミッタ幅を、電流担体の拡散距離に比較して十分大きくとってあるのは、この電流サージによる熱破壊を防ぐためである。

3. エミッタ・ベース入力電圧, V_{BE}

低電流動作においては、エミッタから注入される電流担体の密度は、ベース部の電流担体の密度に比べると非常に小さい。この注入



第2図 ベース領域の電流個体の分布

電流担体は、少数キャリアと呼ばれ、これに対して、ベース部の電流担体は多数キャリアといわれる。電流が増加すると、注入される少数キャリアの密度は、ベース部の多数キャリアの密度にほぼ等しくなる。さらに電流が増加するにしたがって、注入される少数キャリアの密度は、多数キャリアよりも多くなる。

ベース部の電荷の中性化を保つためには、注入少数キャリアとは反対形の電流担体（正孔）が、ベース接点から注入されなければならない。これらの付加された電流担体は実効的にベース部の伝導度を低くする。これが伝導度変調と呼ばれているものである。

エミッタ・ベース入力電圧 V_{BE} に関する論文は数多くある⁽⁹⁾が、以上述べたように大電流トランジスタにおいて問題となるような、高注入効果、伝導度変調などを考慮に入れた取り扱いはなされていない。高出力トランジスタは、高逆耐圧、大電流という二つの特性を有する。そのためにベース基体の比抵抗は十分高くなっている。したがって、NPN形高出力シリコン・トランジスタ HS 803 のエミッタ・ベース間の構造は、 N^+IP^+ 形に、エミッタ・コレクタ間の構造は、 N^+IN^+ 形に等しくなる。ここで P^+ および N^+ 各層はともに電流担体を注入するソースとなる。

N^+IN^+ トランジスタにおいては、ベース接点から注入される多数キャリア（正孔）にも、少数キャリアとしての性格を与え、ベース層を拡散すると考えることができる。


第2図は、エミッタから注入される電子と、ベース接点から注入される正孔が、ベース中間層を拡散する様子を示したものである。また参考のためにトランジスタ素子の断面説明図を付記した。まずベース中間層のほぼ中央部に仮想界面 W_i を考え、この仮想界面を介して電子と正孔が再結合すると仮定する。この面の両側における電流連続の式を解いて、エミッタ・ベース間の入力電圧 V_{BE} を求めることができる。その結果、高出力トランジスタの V_{BE} は、次の3者に分けられる。

(i) エミッタ・バイアス電圧 V_e

(ii) ベース・バイアス電圧 $V_b + \frac{kT}{q} \log_e \frac{N_{se}}{N_{sb}} \cdot \frac{1-\alpha}{f(s)\sqrt{1-\alpha^2}}$

(iii) ベース中間層の電圧降下 $\rho_b \cdot \frac{W-2L}{A} \cdot I_c(1-\alpha)$

ここで、 N_{se} 、 N_{sb} は、エミッタおよびベース接点の不純物濃度、 α は電流増幅率、 W はベース中間層の幅、 ρ_b はベース基体比抵抗、 L は拡散距離、 A はベース接点の接触面積を示す。 $f(s)$ はエミッタから注入される電子と、ベース接点から注入される正孔の交互作用

第3図 $f(s)$ のエミッタ・ベース間距離による変化

を表わす項である。 $f(s)$ はエミッタ・ベース間の幾何学的な距離によってきまる。なお、 s は電子と正孔の仮想界面における再結合速度である。電子と正孔はベース中間層で完全に再結合し、少数キャリアとしての性格を失い、おのおの多数キャリアの性格に移行していく。したがって近似的に $s=\infty$ と考えて、 $f(s)$ を求めると、第3図のようになる。 $f(s)$ は $W < L$ ではほとんど1に等しいが、 $W \leq L$ となると急激に増大する。エミッタ・ベース入力電圧を小さくするためには、(ii)の第2項は負号で、その絶対値は大である必要がある。その条件を求めると次のようになる。

(a) エミッタ・ベース間の距離と拡散距離に関する条件、 $f(s) \gg 1$ とすること、第3図によれば $W \leq L$ となる。すなわち、エミッタ・ベース間の距離は電流担体の拡散距離と同等、またはそれ以下にしなければならない。それと同時に、電流担体のライフタイムをできるだけ大にして、その拡散距離 L を十分長くすることが必要である。HS 803 で使用する単結晶は、フローティング精製の高純度シリコンで、さらに拡散工程にゲッター、プロセスを導入して、そのライフタイムを保持している。

(b) 電流増幅率に関する条件

電流増幅率 α は、ほとんど unity 近くする必要がある。HS 803 では、ベース幅、ライフタイムを厳密にコントロールすることにより、unity に近い電流増幅率が得られる。


(c) エミッタ、およびベース接点の不純物濃度に関する条件

電流が増加した場合の注入電流担体の濃度は、 N^+ 、および P^+ 領域の不純物濃度と同程度になる。したがって電流をさらに増加させるためには、 N^+ 、 P^+ 領域に付加的な電圧降下を起こさせる必要がある。このような電圧降下は、できるだけ最小にしなければならない。(ii)の第2項によれば、 $N_{se} \gg 0$ 、 $N_{sb} \gg 0$ 、 $N_{se}/N_{sb} < 1$ ならばその電圧降下は無視できるほど小さくなる。

次に(iii)は、エミッタ・ベース間のベース中間層の伝導度変調に関するものである。式からわかるように、ベース基体比抵抗 ρ_b が十分に高い場合でも、 $W \leq 2L$ ならば(iii)は無視できる。以上のように、伝導度変調の原理を用いることによって、エミッタ・ベース入力電圧は、ベース基体比抵抗に無関係になり得るということがわかったわけで、この点、他の低出力トランジスタと比べた場合、はるかにすぐれているといえる。

4. コレクタ飽和電圧

トランジスタを電力スイッチングとして使用する場合、コレクタ飽和電圧は、直接トランジスタの内部電力損失となる。したがって、コレクタ飽和電圧をできるだけ小にする必要がある。第4図は両面拡散形シリコントランジスタの、コレクタ飽和特性を説明する



第4図 コレクタ飽和領域の等価回路

ための等価回路である。これは Rudenberg のモデル⁽¹⁰⁾として知られているものである。第4図によれば、両面拡散形シリコントランジスタの飽和電圧は、 $I_b \times R_b$ で決められる。ここで R_b は、エミッタ・ベース間の直列抵抗である。 X_d は正方向にバイアスされたコレクタ・ベース接合のダイオードである。したがって R_b が高い場合はコレクタ飽和電圧は高くなる。前節で R_b は伝導度変調の原理により、エミッタ・ベース間の幾何学的な構造を適当にすれば、十分低くすることができるということを述べた。したがって、両面拡散形シリコントランジスタのコレクタ飽和電圧は非常に低い。HS 803 のコレクタ飽和電圧は、 $I_c=10A$ において平均 0.3V である。

5. 逆電圧定格

トランジスタは主としてエミッタ接地で使われる。したがって、その逆電圧定格は、コレクタ接合のアバランシュ電圧、またはパンチスルー電圧のいずれかによって制限をうける。エミッタ接地のコレクタ電流 I_c は、ベース電流 I_b によって、


$$I_c = I_b \cdot \gamma / (1 - \alpha) \quad (1)$$

のように表わすことができる。ここで α は電流増幅率で、

$$\alpha = \gamma(I, T, V) \beta(V) M(V) \quad (2)$$

である。 γ はエミッタ効率で、エミッタ電流 I 、周囲温度 T 、およびコレクタ電圧 V の関数である。 β は電流輸送効率で、ベース幅と電流担体の拡散距離の関数であるが、周囲温度やコレクタ電圧には無関係で、1 に等しいと考えてよい。 M はコレクタ増倍係数で、コレクタ電圧が、ブレイク・ダウン電圧に近づくと急激に大きくなる。(1)式からわかるように、 $\alpha=1$ になると I_c は無限に大になる。したがって、トランジスタをコレクタ電圧に対して安定にするためには、 $\alpha < 1$ とすることが必要である。コレクタ電圧がブレイク・ダウン電圧に近づいて、 M が1より大になると、 γM の値は容易に1よりも大になる。その結果、コレクタ電流が増加し、一方コレクタ電圧は減少する。これがゲルマニウム・トランジスタおよび初期の両面拡散形シリコン・トランジスタに見いだされる負性抵抗領域である。第5図に破線で示したものがこれである。このような負性抵抗をもつトランジスタは、負荷曲線が負性抵抗領域内にはいる場合は、第5図のX点でコレクタ電流 I_c と交さず。その結果、コレクタ接合は過剰に電力を消費し、トランジスタは破壊される。

最近の両面拡散形シリコントランジスタは、この負性抵抗が厳密に制御されているため、 V_{CE0} 定格はほとんど V_{CEX} 定格に等しくなっている(第5図)。したがってトランジスタを許容電力損失範囲

第5図 I_c-V_{CE} 説明図

内で動作させた場合、コレクタ接合は全く負性抵抗を生じない。このような逆電圧定格に対する設計は、使用するシリコン単結晶の比抵抗を、厳密にコントロールすることによって得られる。また3および4において述べたように、HS 803 においては、伝導度変調という物理原理を使っているために、ベース基体の比抵抗はエミッタ・ベース入力電圧およびコレクタ飽和電圧には無関係に選ぶことができる。ただそのライフタイムだけに注目すればよい。ここで逆電圧定格に対する議論をおりまぜると、両面拡散形シリコントランジスタのベース基体比抵抗の選択に対して、次のことが結論される。すなわち、シリコン単結晶の比抵抗は、コレクタ逆電圧定格とライフ・タイムによってのみ選択できるということである。

6. サージ電圧に関する考慮

トランジスタのコレクタ接合部に、定格電圧より高サージの電圧が印加された場合の過渡特性は、トランジスタの信頼性、寿命という面からきわめて重要である。このサージ特性をチェックする方法として、トランジスタの二次(または二次的)ブレイクダウンを調べる方法がある。二次ブレイクダウンは、ベース開放でエミッタ・コレクタ間に、 V_{CE0} の定格の2~3倍のサージ電圧が印加された場合、エミッタ・コレクタ間の電圧が急激に減少し、破壊に至る、という現象である。トランジスタの二次ブレイクダウンは Thornton et al⁽¹¹⁾ によって発見され、その後、H. C. Lin et al, H. A. Schafft et al⁽¹²⁾ によって研究されたが、そのメカニズムはまだ理解されていない。ただある種の熱的な現象に帰せられるのではないかとということがわかっているのみである。現在、各トランジスタ、メーカーは⁽¹³⁾、出力トランジスタにサージテストとして、エネルギーテストという新しい検査法をとり入れはじめた。われわれの実験結果によれば、トランジスタの二次ブレイクダウンは、ある一定の臨界エネルギーがトランジスタの内部に吸収された時に起こる。また臨界エネルギーはエミッタ面積に比例し、さらにトランジスタの周囲温度に強く依存する。両面拡散形シリコントランジスタの臨界エネルギーは、エミッタ単位面積あたり 15~18 ジュールである。したがって臨界エネルギーが大であるほど、トランジスタのサージ電圧に対する破壊強度は強くなる。2で電流容量を増加させるためには、エミッタの周辺をできるだけ長くとり、その幅はたかだか電流担体の拡散距離程度でよいということを述べた。しかし、HS 803 では、エミッタ幅は電流担体の拡散距離の数倍もある。このことは、同トランジスタの二次ブレイクダウンを起こす臨界エネルギーが、エミッタ面積に比例するという上述の結果から、サージ電圧に対する破壊強度に十分考慮が払われていることを示すものである。

7. 結 言

以上、両面拡散形高出力シリコントランジスタの設計上の問題を総括的に論じた。その結論を要約すると次のとおりである。

両面拡散形高出力シリコン・トランジスタのベース基体の比抵抗は、エミッタ・ベース間ダイオードに伝導度変調の原理を適用すれば、逆電圧定格によってのみ任意に選択できる。この場合、電流量はベース基体の比抵抗によって変化しない。ただし、エミッタ・ベース間の幾何学的な距離 W を厳密に制御し、さらにベース基体中の電流担体の拡散距離 L を十分高くすることによって $W < L$ とすることが必要である。

終わりに本研究を行なうに当たり、ご指導を賜った日立製作所武蔵工場、桑田部長、三宅課長に深じんなる謝意を表する。

参 考 文 献

- (1) M. Tanenbaum et al: B. S. T. J. 35, 1 (Jan. 1956)
- (2) R. W. Aldrich et al: I. R. E. Trans. on E. D. 5, 211 (Oct. 1958)

- J. Roschen et al: Semiconductor Products 2, 41 (Aug. 1959)
- (3) R. Emeis et al: Proc. I. R. E. 46, 1216 (1958)
H. W. Henkels et al: Wescon Convention Record Pt-3 157 (1958)
- (4) H. Nelson: Proc. I. P. E. 46, 1062 (June. 1958)
- (5) T. C. New: Communication and Electronics 81, 279 (Sept. 1962)
- (6) W. M. Welster: Proc. I. R. E. 42, 914 (June. 1954)
- (7) N. H. Fletcher: Proc. I. R. E. 43, 551 (May. 1955)
- (8) R. Emeis et al: Proc. I. R. E. 46, 1220 (June. 1958)
- (9) Navon et al: I. R. E. Trans. on E. D. 6, 169 (April 1959)
A. W. Carlson: Semiconductor Products 2, 31 (June. 1959)
- (10) H. G. Rudenberg: I. R. E. National Conv. Rec. pt-3 26 (1957)
- (11) C. G. Thornton et al: I. R. E. Trans. on E. D. 5, 6 (Jan. 1958)
- (12) H. C. Lin. et al: I. R. E. Trans. on E. D. 7, 174 (July. 1960)
H. A. Schafft et al: I. R. E. Trans. on E. D. 9, 129 (March 1962)
- (13) R. H. Miller: Semiconductor Products 5, 15 (July. 1962)



特許第296572号(特公昭36-15406)

特 許 の 紹 介



石 川 明・田 口 豊 平
太 組 健 児


ビーム切換管を用いた計数回路におけるリセット装置

この発明はビーム切換管とフリップ・フロップ回路とを用いた計数回路のリセット部分の改良に関するものである。


第1図は上記計数回路の一例を示し、入力端子Iに順次パルス信号が来るとフリップ・フロップ用真空管 V_1 は二進計数動作をなし第2図に示すようなビーム切換管 V_2 の God または Gev にパルス電圧を加えて十進法を用いてランプ $L_0 \sim L_9$ によってこれを表示させることができる。 V_3 はビーム切換管 V_2 の出力パルスをさらに二進計数し次桁の表示を行なわしめるビーム切換管を動作せしめるためのフリップ・フロップ用真空管である。これらは所要桁数だけ構成

せられる。RS はリセット装置、S はその操作用押ボタンスイッチで、その操作により接点 a を閉じ、b を開くものである。


この発明は上記リセット RS 装置として、第3図に示すようにリレー Rb の特性が始動時間早く、復帰時間遅く、リレー Ra の特性が始動時間遅く、復帰時間早いものを使用するもので、これによれば、リセット操作を行なう際にはフリップ・フロップ用真空管 V_1 、 V_3 は不動作状態に保持されるため、従来みられたビーム切換管より発生する雑音が V_1 、 V_3 を動作させ計数結果に誤差を与えるような欠点が全く除去される効果がある。(買 場)



第 1 図



第 2 図



第 3 図