

ALM-502T 形トランジスタ式アナログ計算機

Type ALM-502 T Transistorized Analog Computer

河村重憲* Shigenori Kawamura
 本田昭* Akira Honda
 中村久吾* Kyūgo Nakamura
 橋本啓文* Hirofumi Hashimoto
 三浦武雄** Takeo Miura
 大橋伸一*** Shin'ichi Ohashi

内 容 梗 概

本稿はこのたび製品化したトランジスタ式アナログ計算機 ALM-502 T に関する設計方針、構成、特長、機能などについて、写真とデータとによりその概要を説明したものである。

1. 緒 言

最近の電子技術の躍進的な進歩に伴いこれら電子機器を構成する電子部品も一段と小形化され、時代の要求とともに電子機器の半導体化が国内、国外を問わず開発され製品化されるようになった。

アナログ形計算機においてはむしろその目的から比較的製品の小型化がおそきに失した感はあるが、それでも数年来小規模ながら国産製のトランジスタ式アナログ計算機（以下トランジスタアナコンと略す）が生産されてきた。日立製作所においてはさきに ALP-501 T⁽¹⁾ 形中容量全トランジスタアナコンを開発し、これを市場に送ったがこのたび ALM-502 形トランジスタアナコンの製品化を完了したことはあえてわれわれ独自の見解だけでなく次のような市場性からの要求にほかならないのである。

- (1) 従来の電子管式に比べてほぼ同程度の性能機能であること。
- (2) 小形であるとともに、計算機の規模として大容量のものであること。
- (3) トランジスタ式は電子管式に比べて価格の面で割高であるという常識から脱却し廉価でありかつ購入、増設が容易であること。

これらの条件を十分に反映させて ALM-502 T 形を完成したので、以下これについて述べる。

2. 設計の基本方針

緒言に述べた市場性を十分検討した結果次の設計方針を樹立した。

- (1) 形状は卓上形プリパッチ方式として据付面積が小さく、また可搬形であること、そのうえ計算機の中心となる演算増幅器の総数を 64 台とする。
- (2) 演算基準電圧を ±50V とし高精度化する。

線形、非線形要素はすべて方式上、回路上ともに高精度、広ダイナミックレンジ、高レスポンスとするよう考慮し、必要に応じて特殊回路の採用を積極的に行なった（5項参照）。この結果本アナコンの演算基準電圧は ±50V まで格上げされ、ドリフトレベルの 100 μV と相まって、

$$\frac{50V}{100\mu V} = 0.5 \times 10^6$$

* 日立電子株式会社
 ** 日立製作所中央研究所 工博
 *** 日立製作所中央研究所

の広範囲の演算信号を取り扱うことができ、従来の真空管式の高精度のものに対して遜色のない性能とした。これはプログラミングの際、信号レベルを気にしなくてよいということで使用上非常に重要なことである。

(3) 繰返し演算は押ボタンスイッチのみで行なえること。

パッチを変更しないで低速演算（実時間演算）繰返し演算（演算時間 300 ms）の両演算を押ボタンにより切り換えることができる。これはアナログ計算の特長である試行計算をより有効に行なうためのもので、繰返し演算においてはパラメータの変更による解への影響を瞬時に見ることができ、その中の必要な解はそのままスイッチを切り換えて低速演算にすることによってレコーダに対する解の記録、解のポイントの読み出し（電圧計、デジタルポルトメータなどによる）を即座に行なうことができる。


これにより複雑な境界値問題、極値問題もきわめて短時間に解くことができる。

(4) ブロック方式とする。

原価の低減、性能の向上、購入、増設の容易性などを一挙に解決することはきわめて困難であるが、ALM-502 T においてはこれらをできる限り解決する方式として特殊ブロック方式を採用した。


3. 構 成

ALM-502 T を最大実装とした場合の構成を第 1 表に示した。演算要素の単位となるブロックは線形ブロック（LA-221 A あるいは LA-221 B）および非線形ブロック（NA-221）であり、第 3~5 図に示すようにこれらブロックは従来のアナコン要素と全く異なり、パッチボードと演算器を含めて、ブロック全体がそれぞれ盤内に実装さ




高さ 700×横 1,000×奥行 670 mm 重量 220 kg
 (日立 ALM-502A 形トランジスタ式アナログ計算機)


第 1 図 計 算 機 本 体




第2図 ALM-502 T 形プリパッチ板全体写真



第3図 線形ブロック LA-221 A



第4図 線形ブロック LA-221 B



第5図 非線形ブロック NA-221

第1表 ALM-502 T 計算機本体構成

構成要素	数量
(1) 線形ブロック	
加算演算器	24台 (6台×4)
加算係数器	24台 (6台×4)
10回転ヘリカルポテンショメータ	16個 (4個×4)
1回転ポテンショメータ	48個 (12個×4)
(2) 非線形ブロック (NA-221 2台)	
乗除算素子	4台 (2台×2)
関数発生器素子	20個 (10個×2)
比較素子	4個 (2個×2)
符号変換器または汎用演算器	16台 (8台×2)
(3) 制御盤 (CT-221 1台)	
(4) デジタルボルトメータ (DV-221) あるいはディケード分圧器 (RP-221)	1台

注: () 内は (ブロック内要素数×ブロック数)

れていることである。

4. 機能および性能

4.1 機能概要

ALM-502 T の機能に関しては第2, 3表にその概要を示す。


4.2 性能概要

ALM-502 T の電気的性能に関してその概要を述べる。


(1) 加算積分器の性能測定には種々の方法がある。いま

$$e_0 = -K \int e_i dt$$

なる演算を行なうとき K は積分時定数 T の逆数関係にあるが、本機では $T=1s$ とし精度 $0.05\sim 0.1\%$ を得た。また演算中その演算を一時停止し保持することを求められるが、その場合の保持特性として $10mV$ 毎分程度を得た。



第6図 制御盤 CT-221 前面写真



第7図 デイケード分圧器


注: 本盤の代わりに DV-221 デジタルを実装してもよい

第2表 ALM-502 T 機能一覧表

要素名	実装ブロック (ブロック内実装数)	機能概要	機能上の特長
加算演算器	LA-221 (6台)	入力係数 10, 10, 1, 1, 1, 1, IC 帰還インピーダンス, パッチ切り換により, 積分器, 係数器, 汎用演算器に使用可能。	制御盤の押ボタンにより, パッチを変更することなく低速演算返し演算のいずれにも切り換えられる。
加算係数器	LA-221 (6台)	入力係数 10, 10, 1, 1, 1, G	
10回転ポテンショメータ	LA-221 (4個)	全抵抗値 30kΩ 読取り精度 1/1,000	ダイヤルストップ付
1回転ポテンショメータ	LA-221 (12個)	全抵抗値 50kΩ 設定精度 0.1%	設定はデジタルボルトメータまたはディケード分圧器による。
乗, 除算素子	NA-221 (2台)	パッチ板上で専用プラグにより乗算, 除算, 開平に切り換え使用可能。演算には3台の演算増幅器を上記専用プラグにより接続して用いる。	調整箇所が全くない上専用プラグを用いるため操作がきわめて容易である。温度特性を考慮して金属皮膜抵抗をおもに用いている。
関数発生素子	NA-221 (2台)	縦軸, 横軸を零メソッドにより設定する。折線近似本数 10本 横軸設定範囲 ±50任意 縦軸勾配 ±2連続可変	本素子はカード式になっておりきょう体内に実装格納され, 設定後の誤操作される恐れなく, カードの互換により関数の保存ができる。
特殊非線形素子	NA-221 (10個)	パッチ板上で任意に組み合わせ不感帯, 飽和, 履歴その他に使用する。	素子が単能化されていないため, 多方面に使用できる。
比較素子	NA-221 (2個)	パッチ板上で外部演算増幅器と接続して信号の比較により2回路4接点を駆動する。	
正負変換器 (汎用増幅器)	NA-221 (8台)	汎用演算器として組み込まれており, パッチ板上の切り換えにより正負変換器, あるいは非線形増幅器として使用する。	必要に応じ多目的に使用できる。ただし演算同期リレーは使用していない。

第 3 表 制 御 関 係 機 能 一 覧 表

パネル名	機能の種類	機能概要	機能上の特長
制御盤 CT-221	出力選択	加算演算器, 加算係数器, 関数発生器, 乗除算器, 1回転ポテンシオメータなどの出力選択ができる。	
	主演算制御	RESET (演算準備) RECORD (レコーダ紙送り開始) COMPUTE (演算開始) HOLD (演算停止保持)	全日照押ボタン方式
	副演算制御	POTSET (1回転ポテンシオメータの校正) PC (プロブレムチェック) REP (繰返し演算)	プロブレムチェックは日立独自の方式 REP (約3c/sです) 外観図 第6図
デジタルポルトメータ DV-221	出力指示, ポテンシオメータの設定, 関数発生器の設定	符号±, 数字4けた(自動けた切換方式) 電圧レンジ 10V (0.000~9.999) 100V (00.00~99.99)	電圧計, レシオメータと兼用できる。(電源自蔵) 入力インピーダンス 10Vレンジ 100MΩ 100Vレンジ 10MΩ 以上 測定時間 平均約1.5秒
ディケード分圧器 RP-221	ポテンシオメータの設定, 関数発生器の設定	10進4けたの押ボタン列(ただし最小けたはロータリスイッチによって標準分圧器を構成している)。 設定精度 ±0.1%	標準抵抗として使用できる。 実装は DV-221 または RP-221 のいずれか 外観図 第7図
その他の機能		(1) パッチ板とアナコン外部を連絡するジャンパ端子9個。 (2) ファクションスイッチ4個(2回路用スイッチを使用して端子をパッチ板上に出している)。 (3) レコーダの接続端子(4チャンネルまでパッチ板から外部に接続可能)。 (4) パッチ板上の予備端子数60個(特殊要素の追加, たとえば演算インピーダンスの追加の際用いるための未彫刻の将来増設用端子)。	



第 8 図 係 数 器 周 波 数 特 性



(2) 加算係数器において $e_0 = -Kei$ なる演算を行なう場合 K が係数を与えるが, この静的精度として 0.05~0.1% を得, 係数比 1 とした場合の周波数特性の一例を第 8 図に示す。

(3) 汎用演算増幅器ではおもに正負変換器として使用するのでその場合の正負変換精度は 0.1% 以下である。


以上 3 種類の演算増幅器にはすべて同一の複合形増幅器を使用し, その性能については後述するが出力容量は $\pm 50V$ 4 mA である。

(4) 乗, 除算器の静的精度は第 9 図のブロックのような測定回路で $\pm 0.5\%$ 以下の値を得, その周波特性はダイオードによる 1/4 自乗差方式のため非常によく第 10 図のように +3 dB で 7 kc を得ている。第 11 図では $(+50V) \times (-50V)$ の乗算を行ない, その値の変動のみ拡大測定したもので, 温度補償の成果と相まって 10 分演算で $\pm 5 mV$ 程度の優秀な安定度を得た。


(5) 折線関数発生器では周波数特性を測定するために, $y = f(x)$ なる任意関数発生もできる本器を $y = -x$ と設定し, 一種の符号変換器として入力 x に正弦波を入れ出力特性をとったのが第 12 図で, -3 dB になるのは約 2 kc であった。乗算器の場合と同様な安定度を任意設定関数に対して測定したのが前の第 11 図で




第 9 図 乗算器誤差測定ブロックおよび測定結果



第 10 図 乗算器周波数特性




関数発生器安定度測定ブロック






乗算器安定度測定ブロック


第 11 図 EM-DFG 安定度測定ブロック図



第 12 図 関数発生器周波数特性



X の繰返し演算解




X と X-dot のリサージ波形

第 13 図 方程式 $\frac{d^2x}{dt^2} + \mu(x^2 - 1) \frac{dx}{dt} + x = 0$
 $\mu = 0.9$ についての低速, 繰返し演算解

あり, 10 分で 25 mV 程度のドリフトで十分な安定度であった。

(6) その他

線形パネルに装備されている 10 回転ポテンショメータは全抵抗値 30 kΩ で, ダイヤル読取り精度は 1,000 分の 1, 直線性 0.1% 以下であり, 同じく 1 回転ポテンショメータは全抵抗値 50 kΩ で



片面プリント板上に 2 台の増幅器を有し合計 4 台実装されている。
 寸法 縦 110×横 70×長さ 250 mm
 重量 約 800 g

第 14 図 直流増幅器

設定精度はダイケード分圧器盤またはデジタルによって設定され 0.1% 以下である。

非線形パネルに装備される比較器は最小比較電圧 10 mV で約 30 ms の応答時間を有している。

(7) 低速, 高速演算解の比較

両者の演算切り換えは設計方針の項に述べたように押ボタンのワンタッチ操作で行なわれる。第 13 図は Van der Pol の方程式の低速演算をペン書きオシロで書かせ, 繰返し演算をブラウン管オシロスコープで解指示させた例である。

(8) 所要電力および周囲条件

所要電力	AC 95~105 V 50~60 CPS
全実装時	700 VA
周囲使用温度	5~35°C
精度定義温度	23±3°C
周囲湿度	95% 以下

5. 方式の解説

5.1 線形演算器(演算増幅器)

本アナコンに用いられている演算増幅器は加算積分器, 加算係数器, 正負変換器などすべて同じ演算増幅器から構成されている。各演算器の回路構成は第 4 表のようになり, これらに用いられる増幅器はすべて同一のものであり, ドリフト補償用チョップ増幅器を持った直流増幅器を使用している。第 14 図は本機の外観である。

ここにあげられた演算器で設計上特に留意された点は次の 2 点である。その第 1 は加算積分器の繰返し機構であり, 第 2 は正負変換器の汎用性についてである。低速アナコンを用いて繰返し演算を行なわせる機構は原理的に周知のとおりであるが, 本アナコンの場合は高速でかつ長寿命であるリードリレーを採用することにより高信頼化されている。第 2 の問題については次の方針にしたがって設計されている。すなわち本来トランジスタアナコンは機器のもつ性格上できるだけ小形であることが望ましいが, 機器の小形化と演算要素の拡張はお互いに相反することである。特に非線形要素に演算増幅器を含め単能化した場合特にスペース上の問題があり, 価格面からもコスト高となることが避けられない。本器においては非線形要

素に用いる予定の演算増幅器 16 台を全部独立のものとし、これに正負変換器の機能と、汎用演算器の機能を兼ねさせ必要に応じ、いずれでも用いられるようにした。このことはこのあとで述べる非線形要素子の回路方式とも関係があるが、これにより小形化の方針を変えないまま機能の拡充を図ったものである。


5.2 トランジスタ直流増幅器⁽²⁾⁽³⁾

トランジスタ式アナコンに用いられる直流増幅器は今までも各種の報告が出されているが、本アナコンの場合次の設計方針に基づいて製品化した。


- (1) 方式は電圧相似形で、ドリフト補償増幅器を有する複合形直流増幅器である。
- (2) 直結部の初段は入力インピーダンスを上げ高利得、高帯域とするため、小形真空管ニュービスタ 6CW4 を用いた。これは高入力インピーダンスの際の雑音低下にも有効である。
- (3) ドリフト補償用チョップ増幅器のチョップには半導体チョップより特性的にドリフトの少ない小形メカニカルチョップを採用した。
- (4) トランジスタの逆耐圧を有効に利用するため出力段をベース接地形として増幅器の出力レベル（アナコンの信号レベル）を ±50V まで上げた。

これによって得られた直流増幅器の電気的性能の一例について述べる


- (1) 直結増幅器の無帰還時の利得一周波数特性は第 15 図のようになり、直流利得 100 dB 以上で -3 dB になる周波数が 30 c/s となり高くとってあるのが特長である。



第 15 図 直流増幅器直結部周波数特性



第 17 図 乗算回路原理ブロック



第 18 図 乗算素子 (自乗発生カード)

- (2) チョップ増幅器利得 40 dB 以上を有し、直結部のドリフトに対して十分な補償を得、8 時間ドリフト 100 μV の結果を得た。この様子は第 16 図に示される。これは 1MΩ の基準演算で入力側を接地状態にし出力特性を測定したものであり、この値はすでに述べた保持特性毎分 10 mV に密接に関係している。
- (3) 総合利点は 140 dB 以上となり、高利得、高安定度の演算増幅器を得る。

5.3 非線形要素

本器に用いられている非線形要素はすべて NA-221 非線形パネル素子として実装されており、これをパッチ板上での簡単な結合によりおのおのの目的に合わせて使用することはすでに述べたとおりである。その組み合わせ方法は次のとおりである。

- (1) 乗、除算器 1 台には、乗、除算素子 1 組 + 正負変換器 2 台 + 演算増幅器 1 台


原理式

$$XY = \frac{1}{4} [(X+Y)^2 - (X-Y)^2]$$


ここで、 $(X+Y)^2$ 、 $(X-Y)^2$ は自乗特性発生用のカードにより求める。

第 17 図は演算ブロックを示し、第 18 図は本器の外観（プリント基板）の写真である。


- (2) 関数発生器 1 台を構成するには、関数発生素子 1 組 + 演算増幅器 2




第 16 図 トランジスタ (TRS) 直流増幅器ドリフト室温放置ドリフト (8h) の 1 部 37.12.5 (AM 9.40 ~ PM 6.40)



第 19 図 関数発生回路原理ブロック図



第 20 図 折線関数発生素子(引出し式になっている)



第 21 図 比較器ブロック図

台を組み合わせる。

第 19 図はこの原理ブロック図で、第 20 図は関数カードを引き出し、設定時の状態を示したものである。

(3) 比較器は第 21 図のブロック図のように比較器素子と外部演算増幅器を組み合わせ構成される。

(4) 特殊非線形素子は第 22 図のような構成で、他の要素とこの素子を第 23, 24, 25 図のように組み合わせることにより、不感帯、飽和、履歴特性が実現される。

演算増幅器の項で述べたように小形であるためには従来のようにたとえば関数発生器として専用の演算増幅器をもつ方式にすることは不可であると同時に汎用性をもぎ性にする。しかし専用演算増幅器を持たないとその都度パッチしなければならない煩雑さは当然生じてくる。この点については各素子の近傍に所要演算増幅器群を配置し、また用途別の接続プラグを備えるなどしてこの欠点をカバーしている。


次に各素子の特長を列記すると、

乗 除 算 器


- (1) 素子は抵抗とダイオードのみの組み合わせからなるごく単純な無調整回路である。
- (2) したがって安定度、経年変化、耐振性などの点ですぐれており、時分割方式に見られるような煩雑な初期調整を要しない。
- (3) 周波数特性が $\pm 3\text{dB}$ 7 kc であり非常に広帯域である。
- (4) この素子の簡単なパッチ板上の組合せ操作により、除算、自乗開平演算もできる。




第 22 図 素子自体の構成(特殊非線形構成用)



第 23 図 不 感 帯



第 24 図 飽 和



第 25 図 履歴特性を不感帯特性を使って実現するブロック図

関 数 発 生 器

- (1) 素子はブロック図に見るように単純である。
- (2) 周波数特性がよく繰返し演算にもなんら支障なく十分使用できる。
- (3) 写真のように引き出し取りはずしも可能で関数の保存ができる。
- (4) 関数設定が座標軸設定でありゼロメソッド法により設定精度が高い。

特殊非線形素子と比較器

素子構成が単純で特殊非線形素子はダイオードにインピーダンスが結合されているので(ブロック図参照)、フリーダイオードとして多目的に使用でき、また比較器は内部に一段電流増幅器を有しているため多接点リレーを駆動することができる。

6. 結 言

以上 ALM-502 T 形の内容について紹介したが、さらに

- (1) 全トランジスタ化とするための方式
 - (2) 構造上さらに小形化する問題
- などの諸点で検討を要する問題点を残しており、これらの詳細については別途述べることにする。

終わりに本装置の構想をまとめるにあたって調査、討論に協力していただいた日立製作所本社および中央研究所のアナログ計算機の関係者と実際の設計製作にたずさわった日立電子株式会社の関係者各位に対し厚くお礼申し上げる次第である。

参 考 文 献

- (1) 三浦, 横沢: 電学会東京支大会 91 (昭 37)
- (2) 大橋, 横沢, 橋本: アナログ技術研究会資料 3, 9, 25 (1963)
- (3) 大橋, 永田, 三浦: 電気四学会連合大会 No. 371 (昭 38)