U.D.C. 621. 382. 323 :: 546. 284-31 621. 37/. 38. 049. 7-181. 4

SiゲートPチャネルMOS 技術の開発 Silicon Gate P Channel MOS Technology

In this article physical and electrical characteristics and processing techniques of MOS LSI's using poly Si as a gate electrode are discussed. Poly Si gate electrodes have made it possible to lower the V_{TH} of MOS transistors and the density of LSI's. With P-channel and N-channel 256-bit shift registers as a base, 1024-bit class memories and LSI's have come to be produced on a commercial basis. This Si gate technology is now being applied to MOS LSI's of higher classes. The article describes some of its applications.

| 岩松誠一* | Seiichi Iwamatsu |
|----------|-------------------|
| 富永四志夫* | Yoshio Tominaga |
| 安 済 範 夫* | Norio Anzai |
| 友 沢 明 弘* | Akihiro Tomozawa |
| 吾妻 孝* | Takashi Agatsu na |

11 緒 言

SiゲートMOS(Metal Oxide Semiconductor)技術は1966 年のWatkinsらの発想に始まり⁽¹⁾1968年, Saraceらによりそ の概要が報告⁽²⁾⁽³⁾された。われわれもこの技術の重要性に着 目して試作を開始し, その後1969年にIntel社からSiゲート MOSメモリの発表があり, 一躍 MOS LSIの主要技術として 脚光を浴び始めた。1970年には筆者らのうちの一人はSiゲー トMOS技術によるNチャネルMOST(MOSTはMOSトランジ



スタの略称)の報告⁽⁴⁾を行ない,現在のNチャネルSiゲート MOSメモリへの発展の基礎となした。

ここでは、このようにして開発された Siゲート MOS 技術の基礎的特性、製造工程、特徴などについて述べ、また最近 注目を浴び始めたイオン打込み技術との併合による応用例に ついても触れる。

2 SiゲートMOS(Si-SiO₂-Si系)の物理的特性

2.1 AIゲートMOSとSiゲートMOSのバンド・モデル

図1はSiゲートMOSTの模型構造を示したもので、Siゲート MOSTとAlゲートMOSTとの違いはゲート電極として多結晶 Siを用いるか、Alを用いるかである。以下、両者の物理的な相 違をバンド構造により示すことにする。

Al-SiO₂-Si系のバンド構造を示したのが図2(a)である。 平衡状態の場合、(基板SiはN形で表面準位、 $Q_{ss}=0$ とする。) Al-SiO₂とSi-SiO₂との仕事関数の差によりSi表面付近でポ テンシャルは下に曲がり、Siの表面層は電子の蓄積層となる。 Al-SiO₂-Si系の場合のフラット・バンド条件はゲート電極 に仕事関数の差だけの電圧 Φ_{Ms} を加え、バンド構造の曲がり を平たんにする場合の条件である。仕事関数の差、 Φ_{Ms} は次 のように計算される。

×:Siの電子親和度

Eg:Siのバンドギャップ

\$FB: Siのフェルミポテンシャル

いま, $\Phi_{Al}=4.1V$, x=4.15V, Eg=1.1Vとすると求める Φ_{MS} は次式となる。 図 | SiゲートMOST構造 ゲートは強くドープした多結晶Siで形成 され、ソース・ドレインはゲートをマスクとして自己整合で形成される。

Fig. I Si Gate MOST Structure

板SiがN形でP形多結晶Siをゲートにした、いわゆるPチャネ ルSiゲートMOSの場合の仕事関数の差、 ϕ_{ss} は、

図 2(c)はNチャネルSiゲートMOSの場合のバンド・モデル を示すものである。いまゲートSiと基板Siがともに強くドー プされているとした場合、その導電形の相違により、 ϕ_{ss} は ゲートSiがP形、基板SiがN形の場合、 $\phi_{ss} = 1.1V$ 、ゲート SiがN形、基板SiがP形の場合、 $\phi_{ss} = -1.1V$ となる。

次にPチャネルMOSTの場合のAlゲートとSiゲートによる 差を計算すると、 $\phi_{MS} - \phi_{SS} = 1.15V$ となる。ただし、ゲート をN形に強くドープした場合はAlゲートとSiゲートとの仕事

37

* 日立製作所半導体事業部

SiゲートPチャネルMOS技術の開発 日立評論 VOL.55 No. 4 362



図 2 (a) Al-SiO₂-Si系のバンド構造 AlゲートとSi基板の仕事関数 差は $\varphi_{MS} = \varphi_M - (x + \frac{Eg}{2} - \phi_{FB,N})$ となる。

Fig.2(a) Potential Distribution in an Al-Si-O₂-Si Structure(P-Channel MOS)



ここに、
$$N_D$$
、 基板S1の不純物 濃度、N 形
 N_A : ゲートSiの不純物 濃度、P形
 ks : Siの比誘電率
 K_o : 酸化膜の比誘電率
 tox : 酸化膜の厚さ
これらの値を(4)式に代入して、
 $V_{TH} = (\phi_{FG_1P} - \phi_{FG_1N}) + 2\phi_{FB_1N} - \frac{1}{C_o}(Q_{SS} + Q_B)$
 $= \frac{k_T}{q}(ln\frac{N_A}{ni} - ln\frac{N_D}{ni}) - \frac{tox}{K_o\varepsilon_o}(Q_{SS} + 2\sqrt{K_S\varepsilon_oN_Dln\frac{N_D}{n_i}})$
.....(5)

次にNチャネルSiゲートMOSTの場合はゲートSiをN形と P形の両者について考えると、それぞれ次のようになる。 ゲートSiをN形にした場合、

 $\varphi_{SS} = \varphi_{FG,p}$ フラット・バンド条件

図 2(b) Si-SiO₂-Si系のバンド構造(PチャネルMOS) P形SiゲートとSi基板の仕事関数差は $\phi_{ss} = \phi_{FG,P} - \phi_{FG,N}$ となる。

Fig. 2 (b) Potential Distribution in an Al-Si-O₂-Si Structure (P-Channel MOS)



図2(c) Si-SiO₂-Si系のバンド構造(NチャネルMOS) N形Si ゲートとSi基板の仕事関数差は $\phi_{ss} = \phi_{FG,N} - \phi_{FG,P}$ となる。

Fig. 2 (c) Potential Distribution in an Si-SiO₂-Si Structure (N-Channel MOST)

 $V_{TH} = \phi_{SS} + 2\phi_{FB} - \frac{1}{C_0}(Q_{SS} + Q_B)$ (4) ここに、 ϕ_{SS} : ゲートと基板の仕事関数差 ϕ_{FB} : 基板Siのフェルミ・Vベル Q_{SS} : 界面電荷密度 Q_B : 基板Siの空乏層中の電荷密度 C_0 : ゲート酸化膜容量 PチャネルSiゲートMOSTの場合は、

$$\left(Q_{SS}-2\sqrt{Ks\,\varepsilon_0 N_{A,B}k\,T\,ln\frac{N_{A,B}}{n_i}}\right)$$
(7)

以上の(4)~(7)式より V_{TH} は、(a)仕事関数の差、(b)基板Siの 不純物濃度、(c)界面電荷密度、(d)ゲート酸化膜の厚さ、の四 つの物理量で決まることがわかる。

図3はSiゲートMOSTを製作する場合の V_{TH} を定めるうえ でのプロセスの設計基準をゲート酸化膜厚は 0.1μ , フィール ドの酸化膜厚は 1μ で Q_{ss} は $0.5\times10^{"}\sim0.8\times10^{"}$ (<100>Siウェ ハの場合),および Q_{ss} , $2.5\times10^{"}$ (<111>Siウェハの場合)と 変化させた場合の基板濃度 N_B と V_{TH} との関係をN形多結晶Si ゲート(NチャネルMOSTの場合)とP形多結晶Siゲート(P チャネルMOSTの場合)について示したものである。



$$\begin{aligned}
\varPhi_{SS} &= \phi_{FG_1P} - \phi_{FG_1N} \\
Q_B &= qN_D X d \max \\
X d \max &= \sqrt{(-2ks \epsilon_0) (-2\phi_{FB_1n}) / qN_D} \\
C_0 &= Ko \epsilon_0 / to x \\
\phi_{FB_1N} &= -\frac{k_T}{q} ln(N_D / ni) \\
\phi_{FG_1P} &= \frac{k_T}{q} ln(N_A / ni)
\end{aligned}$$

図3 SiゲートMOSTの V_{TH} V_{TH} は基板抵抗率,酸化膜厚,表面準位密度,ゲートSiのタイプによって定めることができる。

Fig. 3 Threshold Voltage of Si Gate MOST

38

SiゲートPチャネルMOS技術の開発 日立評論 VOL. 55 No. 4 363

B SiゲートMOSTの製作

3.1 SiゲートMOSTの製造工程

図4はSiゲートMOSTの製造工程を示すものである。まず PチャネルSiゲートMOSTの場合を述べると、

- (a) 表面酸化: 5~8Ω·cm, <111>のSiウエハに約1.4µ
 の熱酸化膜を成長させる。次にソース・ドレインおよびゲートとなるべき部分を穴あけする。
- (b) ゲート形式・ゲート酸化膜を1,200℃, Dry O2中で1,000 ~1,200Å成長させ, 次に0.4~0.5µの厚さの多結晶Si をCVD(Chemical Vapour Deposition)法によりデ ポジットさせる。さらにゲートとなる部分と配線個所 に多結晶Siが残るように加工する。



- (c) 自己整合ソース、ドレイン形式:ゲートとなるべき多結晶Siをマスクとしてソース、ドレイン領域の穴あけを行ない、ボロンを拡散させる。拡散深さは0.8µ、拡散表面抵抗率psは15~30Q/squareである。このとき、ゲートの多結晶およびSi配線にも拡散されるが、ゲート酸化膜がボロン拡散の障壁となりゲート部にはボロンは拡散されない。
- (d) CVD SiO₂デポジション:CVD法によりゲートSiおよび配線用Si上に約1µ厚のSiO₂膜を成長させる。このときCVD SiO₂層の一部にリンを含ませたPSGを用い、その後熱処理を施すとV_{TH}の安定性に効果がある。
- (e) Al配線形成:コンタクト部分の穴あけを行なう。次に Alを約1µ蒸着し、Al配線加工を行なう。この後、低 温で水素アニールによりAlとSiのコンタクト・アロイ を行なう。水素アニールによりFast Surface States の密度を低下せしめることができる。

NチャネルSiゲートMOSTの場合は次の2点が異なるだけである。

- (1) SiウエハはP形 <100> で,抵抗率はエンハンスメントタ イプの場合は1~2Q·cm,程度:エンハンスメントタイプ でさらに基板バイアスを用いた高速メモリ用の場合は比較 的高い抵抗率のものを用いる。
- (2) 不純物拡散はリン拡散で、拡散深さは0.8µ、表面拡散抵

(2) 小砲物加度なサラ加度で、加度体では 0.0μ 、衣面加度域 抗率 ρ_s は $5 ~ 10 \Omega/square$ になる。

次にプロセス上問題となる点のいくつかについて述べる。

(a) 多結晶Siのデポジション法

Siゲート用のSiデポジション法としてモノシランの600 ~700°C, N₂ふんい気中での熱分解法を用い200Å/min以 上の生成速度を持つSi膜を得ることができた。生成Siは 結晶粒度100~200Åの多結晶であり、HF-HNO₃系によ るエッチング速度は単結晶Siの約2倍であった。Si膜厚 のばらつきは±7%以下であり、基板に凹凸がある場合 でもSiの段部への付着は良好であり段切れ不良は起こり にくい。

(b) 配線の段切れ防止法

SiゲートMOSTは図4の工程を採用する場合, 基板と 表面酸化膜との間の段差および多結晶Si配線部の段差が Si配線およびAl配線の段切れの原因となることがある。 この配線段切れの防止法としてSiデポジション法やAl蒸 着条件, ホトレジスト条件の検討が必要であるが, さら に段部の形状も段切れの原因となっているので, 段部は できるだけなだらかな形状になるように表面酸化膜や多 結晶Si膜のホトレジスト・エッチング(以下, ホトレジ・ エッチングと略す)条件を決める必要がある。

(c) ゲート破壊防止法

SiゲートMOSTはAlゲートMOSTの場合と比較した 場合,ゲート形成後ボロン拡散などの高温処理があるこ とおよびゲート部の多結晶Siの「ひさし部」が形成されや すいことの2点が大きく違う。高温処理によるゲート耐圧 の劣化については,ゲート部での異物によるSiO2膜のガ ラス化が原因と考えられ,ゲート形成前後の処理を清浄 化する必要がある。またゲートの「ひさし部」の問題は これを除去するとともに,ゲートSiを完全なSiO2膜で被 覆することにより解決することができた。 (d) その他の問題点 CVD SiおよびCVD SiO2生成時などの異物や突起の 発生が歩どまり収率に大きく影響を与えることがわかっ

39



図 4 SiゲートMOST製作工程 (a)酸化-ソース・ドレインゲート部ホ トレジ・エッチング (b)ゲート酸化-ポリSiデポジション, Siゲート部ホトレ ジ・エッチング (c)酸化膜除去-ソース・ドレイン・ゲート部拡散 (d)CVD・SiO₂デ ポジション (e)コンタクト部ホトレジ・エッチング, AI蒸着-ホトレジ・エッ チング-コンタクト・アロイ Fig. 4 Processing Step for Si Gate MOST

SiゲートPチャネルMOS技術の開発 日立評論 VOL.55 No. 4 364

た。これについては基板Siの表面処理条件, CVD装置上の問題, CVD生成条件などの検討が必要である。

3.2 電気的特性

図5はチャネル長さ(L)、 6.5μ 、チャネル幅(W)、 50μ を持つP チャネルおよびNチャネルSiゲートMOSTの V_{G} -L_{DS}特性を示 すものである。図からわかるようにPチャネルMOSTの V_{TH} は-1.5Vで±BT処理によるその変動も少なかった。また寄 生MOSの V_{TH} は約-23V($tox: 1.4\mu$)であった。Nチャネル MOSTの V_{TH} はキ0.5V、寄生MOSの V_{TH} は約15V($tox: 1.3\mu$) であった。またBT処理による V_{TH} の変動はほとんどなく、特 に±50Vの高い電圧VベルのBT処理に対しても V_{TH} の変動は 0.02V以下ときわめて小さく安定であった。

図6は I_{DS} - V_D 特性のチャネル・コンダクタンスより三極 管領域の移動度を求めたものである。図からみられるように、 NチャネルMOSTの場合はPチャネルMOSTに比べて移動度



が大きくなり, 高速度の特性が得られることになる。

3.3 構造上の特長

Siゲート技術を用いた場合の利点は、ゲート電極にSiを用いてVTHを低くできることと、セルフ・アライメント構造にできることおよび多層配線が可能なことである。

セルフ・アライメント構造とは、ソース、ドレイン領域と ゲート領域との相対位置をマスクの目合せ操作を経ることな く決めることができる構造をいう。SiゲートMOSTの場合、 ソース、ドレイン領域はさきに形成されたゲートSiをマスク にして拡散によって形成される。したがって、マスク工程を 途中に入れることなくゲート、ソース、ドレインが同時に形 成される。一方、Alゲートの場合は、すでに形成されたソー ス、ドレイン領域に合わせてゲート部分の目合せ操作をする ため、ゲート部分はソース、ドレイン領域と3~4µの目合 せ余裕をとって設計しなければならない。すなわち、セルフ・ アライメント構造のSiゲートMOSTではAlゲートの場合より もゲート目合せ余裕分は少なく、トランジスタの占める面積 を小さくできるという利点がある。

さらにMOS LSIとした場合,回路中および素子中に生ず る寄生容量を小さくできるために応答速度を上げることがで きるという利点がある。AlゲートMOS LSIの場合,速度遅 れの最大の要因は配線として利用される拡散層の容量である。 SiゲートMOS LSIの場合は、この配線を多結晶Siによって 行なうことができるため、寄生容量を大幅に小さくすること ができる。そのうえ、セルフ・アライメント構造であるため ゲートとソース、ドレイン領域の重なりを小さくでき、ミラ ー容量を大幅に減らすことができる。AlゲートMOSTの場合 はゲートとソース、ドレイン領域との重なり合いは目合せの 余裕をみて3~4 μ の設計上の重なりがあり、さらに拡散によ るゲート部への入り込みがある。一方、Siゲートの場合は拡 散によるソース、ドレインの入り込みだけとなる。これらの 結果、SiゲートMOSTでは寄生容量が大幅に減少し高速性能 が良くなる。



図 5 SiゲートMOSTの V_{TH} のBT処理による変動 BT処理による V_{TH} の変動はほとんどなかった。

Fig. 5 V_G - I_{DS} Characteristics before and after High-Temperature Bias Stressing



このほかPチャネルの場合はN形、〈111〉のSi基板を用いるため、ゲート下の V_{TH} は低く、寄生MOSの V_{TH} が高くとれるため、AlゲートMOSTのような寄生チャネル防止用のアニューラ・リングが不要なこと、ゲート部分がCVD SiO₂で保護されているためソースとドレイン領域のAl配線を2層めの配線とし、ソースとドレイン領域を近接して形成することができること、また多結晶Si層を配線として利用できるためAl-Si-拡散層の3層配線となるなどの点で高集積度を得ることができる。

A SiゲートMOS LSIの特性

Siゲート技術を用いて試作した256ビット・シフトレジスタの特性について述べる。1チップのサイズは3.2mm×2.0mm, 素子数1,543個/チップ, Pチャネルの場合, V_{TH} =-1.5~-2.0V, Nチャネルの場合, V_{TH} =+1.0~1.5Vが設計基準で ある。Siゲート技術を用いることにより集積度が上がる様子 は図7に示すとおりである。AlゲートMOSTによるシフトレ ジスタのユニットセルの面積は145 μ ×100 μ , SiゲートMOST



- 図6 移動度の比較 Nチャネルの場合はPチャネルより移動度は2~3 倍大きくなる。
- Fig. 6 Mobilities of N Channel and P Channel MOST

40

- によるシフトレジスタのユニットセルの面積は $90\mu \times 90\mu$ で、 ユニットセルの面積はほぼ半分になっている。256ビットのシ フトレジスタの試作で得られたおもな特性は次のとおりである。 (1) 低 V_{TH} が得られた (PチャネルMOS: $-1.5 \sim -2.0$ V, N チャネルMOS: $+0.5 \sim +1.0$ V)。
- (2) 電源電圧が下がりTTL(Transistor Transistor Logic)
 と直結して動作させることができた(PチャネルMOS: VDD

SiゲートPチャネルMOS技術の開発 日立評論 VOL.55 No. 4 365



ルAIゲートMOS LSIの限界周波数が2MHzといわれてお り、これと比べて周波特性が向上していることを示すもの である。

(4) 下限クロック周波数 (fcpmin) はメモリ時間を決めるう えで重要な因子であり,図8はその温度依存性を各社につ いて比較したものである。これからPチャネルおよびNチャ ネルSiゲートMOS LSIは他社製品とほぼ同一レベルにあ ることがわかる。

5 SiゲートMOS技術の応用

これまでに述べたSiゲートMOS技術を基礎として次のよ うな応用製品が開発された。

5.1 HD3500およびHM3500シリーズ

PチャネルSiゲートMOS LSIとしてHD3500およびHM3500 シリーズがあり、1,024ビット級のメモリを代表に各種標準製 品と電子式卓上計算機用/チップLSIなどカストマー・デザイ ンによる論理LSIがある。図9はHD3502(Quad256ビット・ シフトレジスタ)のチップを示したものである。

5.2 HD3600シリーズ

PチャネルSiゲートMOS LSIの別のタイプとしてエンハン スメント-ディプレッション形 MOS LSI(以下E/D-MOS) LSIと略する)がある。これは負荷MOSのVTHをボロン・イ オン打込みでディプレッション形とし、駆動MOSのVTHをエ ンハンスメント形に保つことによって高速化,低消費電力化 および寸法縮小による大集積化を図るもので、コスト・パー フォーマンスから見てすぐれた特性を備えている。図10(a)は SiゲートE/D-MOS LSIの製作工程を示すものである。ま た図11は、負荷MOSのVTHをゲートへのイオン打込み量によ り制御できることを示したものである。

図7 SiゲートMOS·SRとAIゲートMOS·SRのユニットセルの比 SiゲートではAIゲートの½の面積で同じ機能が得られる。 較

Fig. 7 Geometry of Integrated Structures





Fig. 8 f_{CP} min. VS. Temperature of MOS LSI

5.3 HD4100シリーズ

PチャネルSiゲートMOSTとNチャネルSiゲートMOSTと を一つの基板上で組み合わせれば、コンプリメンタリSiゲー トMOS LSI (以下SiゲートC-MOS LSIと略する) ができ る。その製作工程は図10(b)に示すとおりである。この場合, NチャネルMOSTを形成するP-Well領域はボロン・イオン 打込みにより形成される。HD4100シリーズは高速・低消費 電力LSIを目ざしている。



= -10 V, N $+ + + + \mu MOS$: $V_{DD} = + 5 V$).

(3) 限界周波数が上がった (PチャネルMOS: f_{DATA} max 7 MHz, $N \neq \forall \land n MOS$: $f_{DATA max} = 4 MHz$, $t t l N \neq \forall$ ネルMOSは動作電圧5Vの場合)。これはたとえばPチャネ

HD3502(Quad256ビット・シフトレジスタ) (チップサイズ 义 9 $3 \text{ mm} \times 3.38 \text{ mm}$) 1,024ビットで約6,000個のトランジスタが一つのチップ内 に形成されている。

41

Fig. 9 HD3502(Quad 256 Bit Shift Registor)

SiゲートPチャネルMOS技術の開発 日立評論 VOL.55 No. 4 366



図IO(a) SiゲートE/D MOST製作工程 (a)酸化 - ソース・ドレインゲート部ホトレジエッチング-ゲート酸化 (b)ホトレジーイオン打込み (c)ポリSi デポジション (d)ゲートSi.SiO2ホトレジェッチング-ソース・ドレインゲート部 拡散 (e)CVD·SiO2デポジション-コンタクト部ホトレジエッチング (f)AI蒸着-ホトレジエッチング-コンタクトアロイ Fig. 10(a) Processing Steps for Si Gate E/D MOST



図10(b) SiゲートC-MOST製作工程 (a)酸化-P-Well部ホトレジェッチング-イオン打込み (b) P-Well 部引伸 し 拡散・酸化 (c)ソース・ドレインゲート部ホトレジェッチング (d)ポリSi デポジション-ゲートSi ホトレジェッチング (e)CVD·SiO₂デポジション-P-MOS部ホトレジェッチング-ボロン拡散 (f)CVD·SiO₂除去-CVD·SiO₂ デポジション-N-MOS部ホトレジェッチング-リン拡散 (g)CVD·SiO2除去-CVD·SiO2デポジション-コンタクト部ホトレジェッチン グ(h)AI 蒸着-ホトレジエッチング-コンタクトアロイ

Fig. 10(b) Processing Steps for Si Gate C-MOST



6 結 言

42

参考文献

SiゲートMOS技術は着手してから4年,量産試作にはい ってから2年以内という速いペースで量産化されてきたが、イ オン打込み技術との併用によりさらに応用範囲が広くなり, 顧客や回路設計側からの要求を迅速に満たしうる技術として ますます発展していくものと考えられる。今後Nチャネル SiゲートMOS LSIシリーズの完成, さらにはSiゲートCC D へと発展させていく考えである。

(1) B. G. Watkins et a 1: U. S. Patent 582053, (Sept., 26, 1966)

(2) J. C. Sarace, R. E. Kerwin, D. L. Klein and R. Edwards, Solid-St. Electron., 11,653(1968) (3) F. Faggin, T. klein, Solid-St. Electron., 13, 1125 (1970) (4) 清水, 岩松, 正木, 大野: 電気通信学会全国大会予稿集, 904, 960(昭和46-4)