

A-D, D-Aコンバータ系列

Analog to Digital and Digital to Analog Converter LSIs

画像信号処理を中心として、信号処理の複雑さ、画像メモリの開発などにより、従来アナログ処理が行なわれていたものがデジタル処理化されつつある。これらデジタル処理とアナログ信号とのインタフェースには、コンバータLSIが必要となる。特にアナログ信号をデジタル化するA-Dコンバータは、高速性、消費電力、集積規模の大きさからデジタル処理への障害の一つとなっていた。このため、低電力をねらい新プロセス、新回路方式の考案による画像信号処理用のコンバータLSI系列の開発を進めてきた。この結果、バイポーラプロセスにより8ビット30MSPs(typ.)で250mWの低電力化A-Dコンバータなど、6ビット、8ビット系列で5品種を開発した。このうち一部は既に量産を行なっている。

笠原真澄* Masumi Kasahara

上田誠一* Seiichi Ueda

1 緒言

A-D(アナログ-デジタル)コンバータLSI(以下、ADCという。)は、アナログ信号をデジタル信号に変換し、D-A(デジタル-アナログ)コンバータLSI(以下、DACという。)は、その逆を行なうLSIである。応用分野は、ファクシミリなどの通信分野、デジタルオシロスコープなどの計測分野、コンピュータの端末などのOA(Office Automation)分野及びテレビジョン、VTR(ビデオテープレコーダ)などの民生分野と非常に幅広い。特に最近、画像信号を専用に扱うような画像メモリの開発が進められていることから、従来低速な分野だけで行なわれていたデジタル信号処理技術が、高速な画像信号処理に応用されるようになった。このデジタル画像処理では、高速なアナログ-デジタル間の変換技術が必ず必要であり、市場ニーズが高くなっている。

本稿では、画像処理に適したADC、DACの設計技術、製品の特長、製品系列及びその応用について述べる。

2 画像処理用ADC、DAC技術

画像処理用コンバータの技術動向としては低消費電力化、高速化が挙げられる。ここではADC、DACにとって低消費電力、高速化に必要な要素技術について述べる。両者に共通な技術としてデバイス技術、またADCは大集積となるため消費電力が大きくなりがちであるが、それを低電力化する技術、DACに関しては高精細ディスプレイ用途のように、高速化に対応した技術が必要である。そこで本章では、

- (1) デバイス技術
 - (2) 低消費電力コンパレータ
 - (3) DAC用データマルチプレクス方式
- に関する技術について概要を述べる。

2.1 デバイス技術

高速A-D混在形LSI用として、新たに開発されたHIT(High Integration Technology)プロセスを、一連の高速ADC及びDACに採用した。一般にADC、DACでその分解能が8ビット以上になると、LSI内部のデバイスの比精度(例えばトランジスタのベース、エミッタ電圧 V_{BE} の比精度)がLSIの特性に大きく影響してくる。また、高速化を図るためにも、本稿で取り上げたADC、DACについてはMOS(Metal Oxide

Semiconductor)デバイスを使わず、バイポーラデバイスを採用し、製品化を進めることとした。バイポーラデバイスでは、消費電力の増大を招くことが予想された。しかし、HITプロセスの開発によって、

- (1) トランジスタの微細化により、動作電流自体が従来のものと比べて約 $\frac{1}{10}$ となった。
- (2) 微小電流領域でのベータ、カットオフ周波数 f_T が十分高いといったような、従来のバイポーラデバイスの欠点を十分カバーするようなデバイスの利用が可能となった。

表1にHITプロセスによるトランジスタの主な電気的特性を示す。

なお、このHITデバイスでは、素子の面積も縮小されており、例えば、トランジスタについては従来のものに比べて約 $\frac{1}{10}$ となった。並列形8ビットADCの場合、約7,000素子の集積が必要であることから、面積の縮小もICチップの小形化に大きく貢献している。

2.2 ADC用低消費電力コンパレータ

高速なADCでは並列処理を行なうため、図1に示すように多数のコンパレータを使っており、したがって、各々のコンパレータセルの消費電力が全体の消費電力をほぼ決める。今回、消費電力を低減するために新たに図2に示す低消費電力コンパレータを開発した。前節で述べたように、トランジスタの動作電流は十分小さくなったが、アナログ信号を扱う場合、適当な振幅が必要である。適当な振幅を得るため、大きな負荷抵抗を付けたのでは浮遊容量のため、動作速度が低下し、性能の劣化を来す。このため、負荷抵抗を上げずに電圧

表1 HIT(High Integration Technology)プロセス特性 従来のプロセスに比べて、素子面積で約 $\frac{1}{10}$ になっている。

デバイス	パラメータ	
NPN	f_{Tmax}	4.5GHz
	h_{FE}	200
	BV_{CEO}	10V
	Emitter Width	3 μ m

* 日立製作所高崎工場




図1 並列形高速ADCの構成 入力したアナログ信号をとらえるコンパレータが、8ビットADCの場合256回路ある。




図2 新しく開発した低消費電力コンパレータ アナログ信号を、プリアンプ段であらかじめ増幅してラッチ段に送るので、ラッチ段の消費電力を下げても信号はとらえられる。

振幅を得る手段として、新方式ではアナログ信号をとらえるラッチ段の前にプリアンプを設けた。この結果、素子数が増えたが、消費電力を約 $\frac{1}{5}$ に下げても従来と同じ動作速度を保つことが可能となった。

2.3 DAC用データマルチプレクス方式

DACの高速化を図るためには、LSI内部の速度ばかりでなく、DACにデータを送る側の速度についても配慮する必要がある。今回、開発したデータマルチプレクス方式は、データ入力端子を複数組用意し、交互に入力することにより実効的な変換速度を上げている。図3に入力が2系統の場合を示す。


本方式を採用することにより、DACへの入力データレートを上げることなしに、高速アナログ出力を得ることができた。しかも、マルチプレクサはLSI内部のタイミングずれによってアナログ出力上に発生するグリッチ（ひげ状の電圧）に対しても、非常に有効な抑圧手段となっている。

3 製品の特徴と主な特性

3.1 ADC

(1) 低消費電力化

8ビットADCのHA19209、HA19210の場合で消費電力は250mW (typ.)である。その他、CMOS/TTL (Complementary



注：略語説明 SD (セグメントデコーダ)

図3 データマルチプレクス方式DAC HA19501では、デジタルデータの入力系統が二つあるデータマルチプレクス方式を採用することにより、変換速度500MSPSを250MSPSの入力データレートで達成している。

MOS/Transistor Transistor Logic) コンパチブルなロジックレベル、高ラダー抵抗値、アナログ入力の低容量化など使いやすくなっており、周辺回路が低消費電力化できることから、ADCだけでなく、応用システム全体の低消費電力化が可能である。

(2) 電気的特性の向上

直線性精度、微分利得、微分位相の特性が改善されている。特に直線性精度に関しては、並列形ADC特有の直線性誤差が大きく改善されている。直線性のグラフを図4に示す。(a)が改善前(当社比)のものであり、(b)が直線性精度を改善したものである。(b)のように滑らかな直線性誤差となったため、外部からの誤差補正が可能となり、必要な場合には外部トリミングが可能となった。

(3) パッケージの多様性

プラスチックDIP (Dual Inline Package) 及びセラミックDIPに封止されている。また、ADCに関しては特に8ビットの場合、大幅な低消費電力化を図ったため、MSP (小形面付けパッケージ) も利用可能となった(図5)。

3.2 DAC

(1) 超高速化

8ビットDAC HA19501の場合で、変換速度は500MSPS: Mega Sample Per Second (typ.)である。データマルチプレクス方式を採用しているため、信号発生系は250MHzの速度でよく、市販のECL 100kロジックが直接使用できる。

(2) ディスプレイ用専用機能

HA19501には、ディスプレイ用の専用機能としてカーソル機能とブランキング機能がある。それぞれデータ入力と無関係にアナログ出力を100%レベルにしたり、0%レベルにしたりでき、カーソル、ブランキングとして使用できる。

4 製品系列

高速ADC、DACの製品系列としては、画像処理用ADC HA19209、HA19210、HA19216、DAC HA19503及び高精細ディ




図4 直線性精度 並列形ADCは、チップレイアウトに起因する直線性精度に非連続な誤差があるが、HA19209、HA19210では滑らかな誤差となっている。




図5 高速ADC、DACパッケージ系列 8ビットADC HA19209、HA19210では、大幅な低消費電力化を図ることにより、MSP(Mini Square Package：小形面付けパッケージ)を利用可能となった。

表2 ADCの製品概要(主要特性) HA19209、HA19210は、8ビット高速ADCとして超低消費電力を達成した。

形名	分解能 (ビット)	消費電力 (mW)	変換速度 (MHz)	直線性精度 (LSB)	ロジック レベル	外形	備考
HA19209	8	250	30	±0.4	TTL/CMOS	DP28 DC28 MSP44	—
HA19210	8	250	30	±0.4	TTL/CMOS	DP28 DC28 MSP44	—
HA19216	6	250	30	±0.25	TTL/CMOS	DP18 DC18	ハイインピーダンス出力回路
HA19202	4	160	10	±0.4	TTL	DP22	—
HA19203	4	160	10	±0.4	TTL	MSP18	—
HA16613A	8	30	0.2	±0.5	TTL	DP28	積分形

注：略語説明 LSB(Least Significant Bit)

スプレイ用DAC HA19501がある。このほかに低速用のコンバータLSIを含めて、表2にADCを、表3にDACを示す。

4.1 HA19209、HA19210

8ビットの分解能で変換速度30MHz(typ.)の性能をもつADCである。消費電力は、250mW(typ.)と従来製品の $\frac{1}{3} \sim \frac{1}{5}$ であり、超低消費電力化を実現した。ロジックレベルは、TTL/CMOSコンパチブル、+5V単一電源で動作する。HA19209とHA19210の違いは、オーバフロー時のデジタルコードで、HA19209がオール“1”となり主に画像処理用に最適である。HA19210はオール“0”となり、9ビットへの展開又は計測用として用いられる。

4.2 HA19216

6ビットの分解能で変換速度30MHz(typ.)の特性をもつADCである。ロジックレベルは、HA19209と同じTTL/CMOSコンパチブルで、同じく+5V単一電源で動作する。HA19216はデジタル出力をハイインピーダンスにすることができる

表3 DACの製品概要(主要特性) HA19501は、変換速度500MSPSを達成している。

形名	分解能 (ビット)	消費電力 (mW)	変換速度 (MSPS)	直線性精度 (%GS)	ロジック レベル	外形	備考
HA19501	8	900	500	0.4	ECL	MSP44	カーソル・ブランキング機能
HA19503	6	200	20	1.6	TTL/CMOS	DP30S	クロック発生回路内蔵
HA17008	8	135	11	0.4	TTL/CMOS	DP16 DG16	—
HA17408	8	157	4	0.4	TTL/CMOS	DP16 DG16	—
HA17012	12	336	4	0.1	TTL/CMOS	DP20 DG20	—

注：略語説明 MSPS(Mega Sample Per Second), %GS(Persent Gray Scale)




図6 画像メモリ使用の映像機器 画像メモリを使って静止画、画面の特殊効果を行なっている。

ので、マイクロプロセッサなどのバスラインに接続することができる。

4.3 HA19501

8ビットの分解能で変換速度500MSPS(typ.)の性能をもつDACである。データの入力系統を2系統もち、交互にデータを入力するデータマルチプレクス方式を採用することにより、500MSPSの変換速度を達成している。このDACを用いることにより、走査線数2,000本という超高精細ディスプレイを実現できる。

4.4 HA19503

6ビットの分解能で変換速度20MSPSの性能をもつDACである。ロジックレベルは、TTL/CMOSコンパチブルで、+5V単一電源で動作する。特徴は、基準信号(サブキャリア: f_{sc})と同期したTTLレベルのクロック発生器を内蔵している。

5 応用例

高速ADC, DACを実際にシステムに応用した例としてHA19216とHA19503を使った映像機器及びHA19501を使ったディスプレイについて以下に述べる。

5.1 画像メモリを使った映像機器への応用

6ビットADC HA19216及び6ビットDAC HA19503を用いた画像メモリシステムの構成を図6に示す。映像信号処理系に画像メモリを使うことにより、従来困難であった完全な静止画及び特殊効果の実現が可能である。入ってきた映像信号をHA19216によりA-D変換してデジタル信号にしてメモリに書き込み、画像を保持する。また、メモリから読み出したデジタル信号は、HA19503によりD-A変換して、再び画像信号に合成して出力する。また、メモリの読み書きを行なうゲートアレイを制御する基準クロック及びADC, DACの変換クロックはHA19503で発生する。このように、従来アナログICで構成していたシステムを無調整化し、機能向上するためにデジタル化する場合、ADCとDACが必要であり、HA19216とHA19503などのADC+DAC機能が必要となる。




図7 高精細ディスプレイ構成 グラフィックプロセッサで発生したデジタル画像データをD-A変換してビデオ信号にし、画面に表示する。

5.2 高精細ディスプレイへの応用

8ビットDAC HA19501を用いたワークステーション用高精細ディスプレイの構成を図7に示す。コンピュータ(グラフィックプロセッサ)で発生したR, G, B(赤, 緑, 青)各色のデジタル画像データをHA19501でD-A変換して画像信号に合成し、それをビデオアンプで増幅して画面に表示する。このようなディスプレイは、現在CAD(Computer Aided Design)用として需要が伸びており、走査線2,000本程度の超高精細ディスプレイ用として変換速度500MSPS程度までも性能が必要となりつつある。

6 結 言

デジタル信号処理システムとアナログ信号の間をインタフェースする高速ADC, DACの高速化, 低消費電力化としてアナログLSI用微細加工プロセス技術, 低消費電力コンパレータ回路, 超高速D-A変換方式などのプロセス技術, 回路技術の開発を行なってきた。

今回紹介したHA19209, HA19216のADC及びHA19501, HA19503のDACは、上記技術を使い、市場ニーズに合わせてユーザーが使いやすいような特徴をもたせている。今後更に高速・多ビットの高性能化, 周辺機能の取込み, パッケージ系列を充実させていく計画である。

現在、高速ADC, DACの応用分野は、通信・計測・OA・民生分野へと非常に広がっている。特に、画像信号を扱う民生分野への展開は目覚ましいものがあり、システムのデジタル化へは欠かすことのできない製品になってきている。

参考文献

- 1) M.Hotta, et al.: A 120mW, Video-Frequency A/D Converter with Shallow-Groove-Isolated Bipolar VLSI Technology, in 1984 Symposium on VLSI Technology Dig. of Tech. Papers, Sept. 1984, IV-5
- 2) 清水, 外: 150mW, 8ビットビデオ用AD変換器—コンパレータの設計手法に関する検討—, 昭60電子通信学会全国大会, 441
- 3) 堀田, 外: 150mW, 8ビットビデオ用AD変換器—試作ICの評価結果—, 昭60電子通信学会全国大会, 442
- 4) K.Maio, et al.: A 8-Bit 500MHz DA Converter, in 1985 Symposium on VLSI Technology Dig. of Tech. Papers, Sept. 1984, IV-5