


アナログ・デジタル搭載ASIC

New System-on-Chip ASIC Series with Microcomputer and Analog Functions

内田 覚* *Satoru Uchida*

構 昭一* *Shōichi Kamae*

小川雅史** *Masafumi Ogawa*



システム オン チップを実現するCBIC

マイコン、アナログ、メモリなど複数の機能を一つのLSIに搭載できるCBICにより、システム オン チップが可能となった。

昨今のマルチメディアの波は、既存分野である民生、コンピュータ、通信などの各機器間に存在している壁を取り去ろうとしている。これら複合化した機能を小型化し、システムに組み込むことにより、携帯電話などのパーソナル情報機器の実現が可能となる。このような状況にあって、マイコンやメモリとともに、用途に適した電子回路を一つのLSIに実現できるASIC (Application Specific Integrated Circuit) には、システムのキーデバイスとしての期待が高まっている。

このようなユーザーのニーズにこたえるため、

FFF (Flexible, Fast, Friendly) コンセプトに基づいた新ASICであるHG71Cシリーズに引き続き、0.5 μm CBIC (Cell Based IC) HG72Cシリーズを開発し展開を進めている。これらは、日立製作所のオリジナルマイコンであるH8/300H CPUコア、および32ビットマイコンSuper H RISC engine (SHシリーズ) コアの搭載が可能である。また、各種コンパイラや設計自動化により、市販EWS (Engineering Workstation) 上でのCBICの設計を短期間で行うことができる。

* 日立製作所 半導体事業部 ** 株式会社 日立マイコンシステム

1 はじめに

パソコン(パーソナルコンピュータ)や携帯電話など最先端電子機器の小型化、低電力化が急速に進んでいる。一方、電子機器のライフサイクルはますます短くなる傾向にある。このようなニーズにこたえたCBICは、LSI上に複数の機能が搭載でき、それらをあらかじめ検証を終えたライブラリとして用意することで、よりリスクの少ない設計が可能である。またEWS上での一貫した設計環境の提供と設計自動化の技術により、複雑な回路を持つCBICを容易に短期間で開発することができる。

ここでは、FFF ASICシリーズの一環である、マイコン、アナログ機能が搭載可能なCBIC HG71C, HG72Cシリーズの仕様、およびその設計手法、開発環境について述べる。

2 マイコン、アナログ搭載CBICの概要

CPUコアとして16ビットマイコンH8/300Hシリーズに加え、新たに32ビットSuper H RISC engineファミリーのSH-1コアをラインアップした(表1参照)。これに

よってカーナビゲーション、HDD(Hard Disc Drive)、CD-ROM(Compact Disc Read-Only Memory)機器などへの応用が容易になる。また、CPUコアと直結するタイマなどを一つ一つのモジュールとして用意しており、ユーザーの仕様に合わせて必要なものをライブラリから選択し、CBICに搭載することが可能である。モジュールの選択については、今回新規に開発したマイコンコンパイラにより、EWS画面上のモジュールメニューを選択することで、容易に行うことができる。

アナログ回路については多くのノウハウを必要とするが、CBICではこのようなアナログ回路を機能ブロック単位でモジュール化し、あらかじめ機能、特性を検証したライブラリとして提供する。さらに、アナログ、デジタル混在のシミュレーション環境により、CBIC全体の確認をユーザー自身で行うことができる。

そのほかメモリコンパイラにより、ユーザーの仕様に合わせたビット数、ワード数のメモリを自動的に生成できる。ユーザーの回路を構成するためのゲート、フリップフロップなどでは標準セルとして高集積タイプと高速タイプを用意し、最適な設計を可能とする。

表1 HG71C・HG72Cシリーズの仕様

HG71CシリーズではH8/300H CPUコアとアナログ、メモリの搭載が、HG72CシリーズではSH-1 CPUコアとアナログ、メモリの搭載がそれぞれ可能である。ユーザー回路は標準セルを使用して設計する。

項 目		HG71Cシリーズ	HG72Cシリーズ
プロセス		0.8 μm CMOS IC メタル2層・3層	0.5 μm CMOS IC メタル2層・3層
電源電圧		5 V ±10%仕様, 3.0 V ±0.3 V仕様, 3.3 V ±0.3 V仕様	5 V ±10%仕様, 3.3 V ±0.3 V仕様*
動作温度		-20 °C ~ +75 °C	
動作速度		H8/300H CPUコア: 16 MHz, 5 V仕様	SH-1 CPUコア: 20 MHz, 5 V仕様
		8 MHz, 3.3 V仕様	12.5 MHz, 3.3 V仕様*
		内部セル: ゲート当たり0.58 ns (高集積タイプ)	内部セル: ゲート当たり0.32 ns (高集積タイプ)
マイコン	CPUコア	H8/300H CPU (BSC, INT, CPG, PSCを含む)	SH-1 CPU (BSC, INT, UBC, MULTI6を含む)
	周辺機能	タイマ, シリアルなど6種	タイマ, シリアルなど5種
		A-D変換器, D-A変換器	A-D変換器
		ROM: 2, 4, 8, 16, 32, 64kバイト	ROM: 32, 64 kバイト
	RAM: 256, 512, 1 kバイト	RAM: 1, 2, 4, 8 kバイト	
	EPROM: 32, 64kバイト	—	
アナログ	A-D変換器	10ビット, 3 MHz(HDD用) 10ビット, 15 MHz(ビデオ用)	
	D-A変換器	10ビット, 0.5 MHz(HDD用) 8ビット, 20 MHz(ビデオ用)	
	その他	オペレーショナルアンプリファイヤ, コンパレータほか	
セル	内部ゲート	ゲート, デコーダ, ラッチほか	
	I/Oセル	入出力バッファ, シュミット入力ほか	
メモリ	コンパイルドROM, RAM		コンパイルドROM, RAM*
その他	カレンダークロック (CCI)		—

注: 略語説明ほか

CMOS (Complementary Metal-Oxide Semiconductor)

BSC (Bus Controller)

INT (Interrupt Controller)

CPG (Clock Pulse Generator)

PSC (Pre Scaler)

DRAM (Dynamic RAM)

A-D (Analog-to-Digital)

D-A (Digital-to-Analog)

EPROM (Erasable Programmable ROM)

I/O (Input/Output)


* (開発中)

3 最適化設計のための手法, 新技術

3.1 マイコンコンパイラ

CBICの設計では、CPUコアや周辺モジュールの組み合わせをユーザーの仕様に合わせて最適化することで、より多くの機能を1チップに集積でき、消費電力の低減や高速動作が可能となる。しかし、CPUコアとモジュール間の接続を行うには、マイコン内部の論理回路の知識が必要であり、ユーザー自身で設計を行うことは容易ではない。そこで今回新たに、マイコン内部のモジュール間の論理結線を自動で行うマイコンコンパイラを開発した。

マイコンコンパイラはEWS上で起動され、図1に示すようなモジュール選択メニューにより、必要なモジュールを選ぶことで実行される。選択されたCPUコア、モジュールだけが結線されたネットとシンボルが自動生成される。メニュー選択では、まずベースとする標準のマイコンを選択する。次にベースとなるマイコンに含まれているモジュールの中から、必要なものをメニュー上で選択する。DMAなどについては、使用するモジュールの数を指定することができる。A-D変換器についてはアナロ



注：略語説明
 WDT (Watchdog Timer), DMA (Direct Memory Access)
 REF (Refresh Controller), SCI (Serial Communication Interface)
 TIM (Timer), TPC (Timing Pattern Controller)

図1 マイコンコンパイラ

モジュール選択メニューから必要なモジュールを選ぶことにより、CPUコア、モジュールが結線されたネットとシンボルが自動生成される。

グ入力チャンネル数を変えることができ、またROM、RAMについてもメモリ容量の指定が可能である。

3.2 診断機能

CBICの設計では、自動診断方式の採用により、ユーザーの設計負担が大幅に軽減できる。

標準セルで構成されるユーザー回路については、シフトスキャン方式により、スキャン回路の付加およびテストパターンの自動生成を行う。

CPUコア、モジュールなどに対しては、今回新たに開発したマルチプレクス方式により、テスト回路とテスト制御回路を自動生成する。マルチプレクス方式では、ユーザー回路の信号とCPUコアを含むマイコン部分の信号をそれぞれ独立にLSI端子へ引き出す(図2参照)。したがって、例えばユーザー回路からCPUコアへ接続されている割込み要求信号などもLSI端子に引き出され、テスト時にはLSI外部から信号が制御できるようになる。このシステムでは、ライブラリとしてユーザーに提供するCPUコア、モジュールなどの検証済みのテストパターンを用意している。

4 開発環境

4.1 EWS一貫設計

CBICの設計を支援するすべての設計ツールは市販EWS上での稼動を可能とし、また設計者をツール操作の煩わしさから解放するため、図3に示すようなデザイン





図2 マルチプレクス方式自動診断

テスト回路とテスト制御回路を自動生成する。CPUコア、モジュールなどについては、検証済みのテストパターンを用意している。



注：略語説明ほか

LDRC (Logic Design Rule Check)

HUSL (Hitachi Universal Logic Simulator)

*1 Synopsysは、米国Synopsys社の商標である。

*2 Verilog-XLは、米国Cadence社のシミュレータの名称で、同社の商標である。

*3 QuickSim IIは、米国Mentor社のシミュレータの名称で、同社の商標である。

図3 ASICデザインメニュー

CPUコア、アナログを含むシミュレーションからレイアウトまで、EWSでの一貫した設計が可能となった。

メニューを提供している。

シミュレーションでは、従来の負荷容量だけを考慮した遅延モデルから、負荷容量と配線抵抗分を考慮した新しい遅延モデルを開発した。また、ゲートに入力される信号波形のなまりによるディレー(遅延)を考慮し、より実物に近いディレーシミュレーションを実行できるようになった。

アナログモジュールについては、アナログ動作を行う機能モデルを開発し、CPUコアなどと組み合わせてアナログ、デジタル混在のシミュレーションを可能とした。

レイアウトでは、ユーザー指定のパスディレーの保証、クロックツリー自動生成などの特性考慮自動配置配線を可能にした。

4.2 CBIC用エミュレータ

CPUコア搭載型のCBICでは、ソフトウェアの開発およびシステムデバッグ用の支援ツールが不可欠である。




図4 CBICエミュレータ

ユーザーごとに仕様の異なるCBICに応じたエミュレーションを、リアルタイム動作で行うことができる。

特にCBICの開発では、ユーザーごとに搭載するモジュールの種類やユーザー回路が異なり、このような仕様の多様性に対応できるツールが必要とされる。

このようなニーズにこたえるため、図4に示すようなCBIC専用のエミュレーションボードであるCBICアダプタを開発した。CBICアダプタには、マイコン周辺モジュール追加用のエバチップ、アナログモジュール追加用のエバチップ、およびユーザー回路用のゲートアレーが搭載できる。

CBICエミュレータにより、ユーザーごとに仕様の異なるCBICに応じたエミュレーションを、リアルタイム動作(H8/300Hでは5V時16MHz)で行うことができる。

5 おわりに

システムオンチップを可能とするCBICへの期待は、ますます高まる傾向にある。今後は、より高性能なCPUコアに加え、MPEG(Moving Picture Experts Group)などの国際標準に対応したモジュールのラインアップを図る。またFFFコンセプトに基づいた設計開発環境の向上とともに、0.35μm CMOS技術へと展開してゆく考えである。

参考文献

- 1) 萩原, 外: マイクロコンピュータとA-D変換器, D-A変換器を搭載できる新ASICシリーズ, 日立評論, 76, 7, 497~500(平6-7)