



MPUの高速化を支える大容量・超高速SDRAMモジュール

Memory Modules


管野利夫 Toshio Sugano 池永伸一 Shin'ichi Ikenaga
平石 厚 Atsushi Hiraishi




(a) SSTL SDRAM モジュール



(b) TCP SDRAM モジュール“HB526R864ESNK”



(c) メモリモジュールの高速化



(d) メモリモジュールの大容量化

注：略語説明 SSTL (Stub Series Terminated Logic), SDRAM (Synchronous Dynamic Random Access Memory), TCP (Tape Carrier Package)
FP (Fast Page), EDO (Extended Data Output), SDR (Single Data Rate), DDR (Double Data Rate)
SIMM (Single In-line Memory Module), DIMM (Dual In-line Memory Module)

大容量・超高速SDRAMモジュールとメモリモジュールの高速・大容量化

メモリスистেমの性能向上のニーズにこたえて、データ転送速度を高速化した、外部クロック同期式のSDR-SDRAMモジュールを、また大容量へのニーズにこたえてTCP積層SDR-SDRAMモジュールをそれぞれ製品化した。

急速な高性能化が進む中で、MPU (Microprocessing Unit) によってパソコンやワークステーションなどの情報機器の性能が目覚ましく向上している。同時に、いっそう大規模で高度なソフトウェアを運用するために、増設メモリによる主記憶の大容量化が進むとともに、最新MPUのバス幅にマッチした高速・高性能なモジュールのニーズが高まってきている。

日立製作所は、最先端の技術と半導体市場で培った豊

富な経験とノウハウを結集し、メモリモジュールの充実したラインアップでさまざまなアプリケーションのシステムグレードアップを図り、柔軟に、しかも的確に顧客をサポートしている。

また、MPUのいっそうの高速化を支えるため、メモリスистেমの大幅な性能向上を実現する大容量超高速SDRAM (Synchronous Dynamic Random Access Memory) モジュールの開発を推進中である。

1. はじめに

メモリモジュールは、1985年に256 kバイト30ピンSIMM(Single In-line Memory Module)が誕生して以来、コンピュータのダウンサイジングの発展とともに伸長しているといっても過言ではない。

メモリモジュールとは、複数個のメモリを回路基板上に有機的に実装し、ある特定の機能を持たせたものである。同一スペースでメモリ容量の拡張が容易に行えるという大きなメリットを持っている。このメモリモジュールの持って生まれた特徴が、PC(Personal Computer)やWS(Workstation)のメインメモリとして大いに使われている理由である。

この間、メモリモジュールの仕様は30ピンSIMMから72ピンSIMM、および168ピンDIMM(Dual In-line Memory Module)へと移行し、現在に至っている。

一方、DRAM(Dynamic Random Access Memory)の機能面では、ノーマルページからファーストページ、EDO(Extended Data Output)、SDR(Single Data Rate)のSDRAM(Synchronous Dynamic Random Access Memory)へと変わってきた。

また、アクセスタイムは120 ns→100 ns→80 ns→60 ns→50 ns、動作周波数は22 MHz→33 MHz→66 MHz→100 MHz、またクロック非同期からクロック同期へ、そして入出力インタフェースは5 V TTL(Transistor Transistor Logic)→3.3 V TTL→SSTL(Stub Series Terminated Logic)へとそれぞれ高速・高性能化が図られてきた。

結果として、最近の数年間でメモリモジュールのデータ転送速度が、22 Mバイト/sから800 Mバイト/sと、約40倍高速化することができた(75ページの図参照)。

しかし、システムバスからのデータ転送速度性能については、MPU(Microprocessing Unit)の高性能化と相まって、いっそうの高速化への要求が高まっている。今、正に、より進化したSDRAMモジュールの製品化と飛躍的な高速化が注目されつつある。

ここでは、メモリモジュールの現状と今後の動向について述べる。

2. メモリモジュール

2.1 要求される性能

メモリモジュールに要求される性能は、(1)外形形状や外形寸法などの物理的仕様、(2)システムバスとのマッチ

ング性能(データバス幅、データ転送速度、インピーダンスマッチング)、(3)メモリシステム上で拡張性、互換性に富んだ高い標準性である。

(1)については、PCやWSなどのシステムスペースを熟考し、モジュール外形コンセプトを創出して、国際標準化を行っている。現在、デスクトップPCやWSで主流になっているDIMM、ノートPCで愛用されているSO(Small Outline)-DIMMは、ともに日立製作所が起案したものである。

今後は、モバイルなどのポータブル機器に適した薄型・小型のモジュール外形コンセプト作りの要求が高まってくるものと思われる。

(3)については、(1)と同期した形で、バス性能向上やメモリ拡張性・互換性を考慮した標準モジュールコンセプト(ピン配置、モジュール構成メモリ仕様、機能ブロックダイアグラム、認識コードなど)を策定し、国際標準化を行っている。現在主力の8バイトモジュールコンセプトは、日立製作所の起案によるものである。


今後は、データ転送速度が100 MHzを超える高速モジュールの、大規模から小規模のメモリシステムへの応用仕様の具体化でコンセンサスの策定が重要となってくると思われる。

データ転送速度性能の著しい向上要求の高まる中で、(2)のアイテムが最も重要であり、(1)や(3)と深く関連してくる。また、システムのハードウェアとも密接な関係があり、メモリ実装設計技術の向上は言うに及ばず、メモリシステム技術の向上が必要になってくる。

メモリ実装設計技術では、(1)モジュール伝送回路シミュレーションによる部品レイアウトやPCB(プリント基板)配線レイアウトの最適化のための予測技術、(2)最適搭載部品の選定手法、(3)インピーダンスを考慮したPCB設計技術、(4)製品の評価技術などがますます重要になり、かつ、高い技術レベルが要求されてくるものと考ええる。

2.2 開発指針

現在のPCやWSは、MPUなどから成る心臓部とは別に、独立した画面表示サブシステムや、チップセットを含むメモリシステムから成り立っている。主記憶としては、メモリモジュールが使われるのが一般的となっている。日立製作所は、各システムへのニーズを踏まえ、図1に示すように、モジュールの開発動向を検討し、顧客と確認をとりながらモジュール製品の開発具体化を推進している。



メモリシステムの性能向上では、データバス幅とデータ転送速度とメモリ容量の積に比例させることをモットーに、個別システムに適したモジュールをタイムリーに製品化する開発方針をとっている。メモリモジュールの開発では、以下の点を指針としている。

- (1) モジュールのデータバス幅は現在、主流の8バイト仕様をベース
- (2) 標準性と汎用性を確保するため、顧客の個別システムを日立製作所の用途別開発動向マップと国際標準仕様に照合
- (3) 現世代メモリで、最大メモリ容量をTCP(Tape Carrier Package)積層などの超高密度実装で具現化
- (4) 最先端メモリ搭載とモジュール実装設計技術で、データ転送速度向上

システム性能向上のニーズにこたえて日立製作所は、データ転送速度を高速化した、外部クロック同期式のSDR-SDRAMモジュールを製品化した。また、大容量へのニーズにこたえるために、TCP積層SDR-SDRAMモジュールも製品化した。

いっそうの高速・高性能な要求に対応できるように、クロック同期式で出力が2倍速のDDR(Double Data Rate)-SDRAMモジュールの開発を行っている。

3. SDRAMモジュールの概要

3.1 開発の背景

従来、コンピュータシステムでは、情報の局在性を利用してメインメモリ、バッファメモリ、セカンドキャッシュメモリと階層化することが一般的であった。メインメモリには低価格なDRAMが大量に使われ、メモリ処理の高速化への要求は、専らバッファメモリ、キャッシュメモリ用の高速SRAM(Static RAM)が受け持っていた。


ところが、MPUの著しい高性能化によるコンピュータのダウンサイジングの飛躍的進歩やソフトウェアの高度化に伴って、大容量メモリを高速に取り扱う必要が出てきた。

MPUは、動作周波数が速い領域で製品開発が行われており、現在は200 MHz程度である(図2参照)。

一方、DRAMのデータ転送速度はせいぜい22 MHzであり、EDOでも33 MHzであった。したがって、PCのコストパフォーマンス向上のためには、メインメモリの高速化が不可欠であった。

これらの要求にこたえるために、従来の2倍のデータ転送速度を持つ外部クロック同期式66 MHzデータバス対応のSDRAMモジュールが登場した。

SDRAMモジュールの開発の目的は、従来のモジュ-



注：*Pentiumは、米国Intel Corp.の登録商標である。

図2 メモリ・MPUの高速化トレンド

MPUは、動作周波数の速い領域で製品開発が進んでいる。

ルと互換性を維持しながら、データ転送速度を大幅に向上したものを社会に提供することにある。

3.2 製品の概要

SDRAMモジュールの製品仕様では、EDOモジュールとのピン配置互換とし、チップセットで双方のサポートが可能となるようにした。これは、システムユーザーの選択肢を広げるとともに、EDO→SDRAM置き換えが容易に行われる環境をハードウェア面から提供したものである。

日立製作所が最初に製品化したSDRAMモジュールの製品仕様は、現在、PCで標準的構成であるバス幅64ビット、データバス転送速度66 MHz、アンバッファードタイプで、16 MビットSDRAMベースの168ピンDIMMと144ピンSO-DIMMである。

(1) 66 MHzアンバッファード168ピンDIMM製品

8 Mバイト、16 Mバイト、32 Mバイトと、16 MビットSDRAMベースで最大容量である日立の独自技術の積層TCPモジュール64 Mバイト、8 M×64(2バンク、4 M×4 TCP 32個)を、デスクトップPCのメインメモリや増設メモリとして量産対応中である。

(2) 66 MHzアンバッファード144ピンSO-DIMM製品

8 Mバイト、16 Mバイトと、16 MビットSDRAMベースで最大容量である日立の独自技術の積層TCPモジュール32 Mバイト、4 M×64(2バンク、2 M×8 TCP 16個、1バンク、4 M×4 TCP 16個)を、ノートPCのメインメモリや増設メモリとして量産対応中である。

現在、上記ラインアップに加えて、データバス速度を66 MHz→100 MHzと高速化したモジュールや、64 MビットSDRAMベースの64 MバイトDIMM、128 MバイトDIMM、32 MバイトSO-DIMM、64 MバイトSO-DIMMを、PC用途向けに高速・大容量化対応として開発中である。

また日立製作所は、ハイエンド機種向けに次のようなSDRAMモジュールを製品化、または量産対応中である。

(1) PLL(Phase-Locked Loop)Registered 168ピンDIMM製品：モジュール使用枚数の比較的多いPCサーバー用途などで、LVTTL(Low Voltage TTL)インタフェースを使用する顧客向けに開発している。

(2) PLL Registered SSTL 168ピンDIMM製品：モジュール使用枚数の多いサーバー用途で、高速データバスが必要な顧客向けに量産対応中である。

4. モジュール設計技術

4.1 高密度実装設計

日立製作所は、その世代で最大メモリ容量のメモリモジュールを実現するため、独自のTCPメモリ[標準TSOP(Thin Small Outline Package)メモリの $\frac{1}{2}$ の厚さ]を開発するとともに、モジュール回路基板の表裏に上下段2段積層をTSOP実装スペースで可能とする高密度実装技術を確立した。

この技術をSDRAMモジュールに応用し、製品化に成功したのが、HB526R864ESNK(2バンク、64 MバイトDIMM)と、HB526R464DBC(1バンク、32 MバイトSO-DIMM)である。これらのモジュールは、16 MビットSDRAMで64 MビットSDRAMベース製品を先取りしたものであり、ユーザーの反響も大きく、新規ニーズの創出に有効であった。

今後、メモリ搭載数の増大が可能なクロックや入力で、PLLとレジスタをそれぞれ持ったSDRAMモジュールにTCP積層を応用し、大容量メモリモジュールを提供していく。

4.2 回路シミュレーション

SDRAMモジュールの製品は、回路シミュレーション技術が生み出したと言っても過言ではない。

日立製作所は、SDRAMモジュールの製品コンセプト作りで、システムモデルを取り込んだ回路シミュレーション結果に基づき、モジュール仕様別にメモリ データバス周波数とモジュール搭載数のガイドラインを作った




図3 SDRAMモジュールの仕様マップ

システムモデルを取り込んだ回路シミュレーションの結果に基づいて、モジュールの仕様別にメモリデータバス周波数とモジュール搭載数のガイドラインを作成した。

(図3参照)。これをベースにして、JEDEC (Joint Electron Device Engineering Council) に標準化ロードマップを提唱し、各コンセプトの標準化を推進した。結果としてJEDECで、LVTTLアンバッファード→LVTTL Registered→SSTL Registeredと順次、標準化が行われた。

また、SDRAMモジュールの基本仕様(クロックピンの必要ピン数、クロックピンのメモリ割り付け、出力ピンのマッチング抵抗の値、クロックピンのダンピング抵抗の値など)の策定でも、このシミュレーションを活用した。

このように、製品コンセプトの策定段階から詳細設計まで、シミュレーションを駆使した。

メモリモジュールの高速化を図っていくためには、シミュレーションによる検証が不可欠であり、その技術の向上がますます重要となってくる。

5. 次世代高速モジュール

日立製作所は、100 MHzを超える次世代高速データ転送用モジュールとして、クロック信号の立上りだけに同期したデータ出力の従来型SDRAMと比べ、クロック信号の立上り立下りの両方に同期するデータ出力により、同一のクロック周波数で2倍のデータ転送レートを達成する方式のDDR-SDRAM(図4参照)を搭載したDDR-SDRAMモジュールの製品化を計画している。

DDR-SDRAMの入力は、従来のSDRAMと同様なLVTTLとし、出力やクロックには、高速伝送に適したSSTLをインタフェースとして採用している。また、いっそうの高速化を図っていくためには、入力・出力にはす

べてSSTLで対応を計画している。クロックの方式やストロブのとり方などで高速化追求の議論の余地が残されているものの、第一フェーズの標準化仕様は確定することができた。

DDR-SDRAMモジュールをシステムに8枚実装した場合の回路シミュレーションモデルとシミュレーション結果を図5に示す。同図に示した結果から、従来のSDRAMモジュール設計ベースで、データ転送レート200 MHzのDDR-SDRAMモジュールの設計が可能であることがわかる。





図4 DDRのタイミングチャート

クロック信号の立上り立下りの両方に同期するデータ出力により、同一のクロック周波数で2倍のデータ転送レートを達成する。



注：略語説明 I/O (Input and Output)

図5 DDRモジュールのシミュレーション結果

DDR-SDRAMモジュールをシステムに8枚実装した場合の回路シミュレーションモデルとシミュレーションの結果を示す。

6. おわりに

ここでは、日立製作所のメモリモジュールの開発現状と今後の動向について述べた。

メインメモリ用高速メモリとして、SDRAMの開発に対する期待度は高い。しかし、SDRAMが製品化されてから、まだ歴史が浅い。システムユーザーに幅広く、息長く親しまれる製品としてはぐくんでいくには、まだ解決しなければならない以下のような課題がある。

- (1) 低消費電力化—これは、ポータブル機器への応用では必須項目である。
- (2) クロック方式やストロブのとり方の緻(ち)密な検討による高速化追求
- (3) 高速伝送(200 MHz以上)が可能なモジュール基板設計技術の確立
- (4) シミュレーションモデルの精度とシミュレーション予測技術の向上

これらは、メモリモジュールの高速・高性能化を達成するために必須のものである。これからも、技術の向上を図りながらモジュール製品の開発を進めていく考えである。

メモリ性能を究極まで引き出し、生かすためには、メモリモジュール設計者とシステム設計者の連携を強めて性能向上に対する認識を共有し、トータルソリューショ

ンを目指していくことが重要になってくるものと考ええる。

参考文献


- 1) M. Aoki, et al.: An Experimental 220-MHz 1-Gb DRAM with a Distributed-Column-Control Architecture, IEEE Journal of Solid-State Circuits, Vol.30 No. 11(1995-11)
- 2) T. Saeki, et al.: A 2.5 ns clock Access 250 MHz 256 Mbit SDRAM with Synchronous Mirror Delay, ISSCC Dig of Tech, #24.3(1996-2)

執筆者紹介



菅野利夫

1974年日立製作所入社、半導体事業部 メモリ本部 メモリシステム推進室 所属
現在、メモリシステムの製品企画に従事
E-mail: sugano@cm. musashi. hitachi. co. jp



平石 厚

1982年日立製作所入社、半導体事業部 メモリ本部 メモリ第1設計部 所属
現在、次世代の高性能DRAM(64 Mb DDR SDRAM)の開発に従事
E-mail: hiraishi@cm. musashi. hitachi. co. jp



池永伸一

1982年日立製作所入社、半導体事業部 メモリ本部 製品技術部 所属
現在、高速・高集積DRAMの営業技術サポートに従事
E-mail: ikenaga@cm. musashi. hitachi. co. jp