


ユビキタス情報時代の超低消費電力LSI技術 アーキテクチャとシステムソフトウェア

Ultra-low Power Consumption LSI Technology in the Ubiquitous Information Era Architecture and System Software

入江 直彦 Naohiko Irie 十山 圭介 Keisuke Toyama
西井 修 Osamu Nishii 中澤拓一郎 Takuichirô Nakazawa



注：略語説明 URAM (User Random Access Memory), DSP (Digital Signal Processor), ChipOS (LSI中のOperating System)

組込み用マイコンでの消費電力と動作周波数の関係(a)と、さまざまな低消費電力技術(b)

動作周波数と消費電力はトレードオフ(相対)関係にあり、用途によってその要求される数値の範囲が異なる。また、消費電力技術にも目的・対象によって種々のものがあり、総合的な技術開発が必要となる。

携帯電話をはじめとするモバイル機器の普及に伴い、これらに搭載されるシステムLSIには高性能・高機能が求められている。特に携帯電話などでは、ネットワークのブロードバンド化により、動画処理や音楽再生などのマルチメディア機能のサポートが必要となっている。一方、電池寿命への要求も厳しく、携帯電話用のアプリケーションプロセッサでは、動作時100~200 mW、待機時10~100 μ Aといった目標を達成する低消費電力技術が求められている。

日立製作所は、これらの課題を解決するために、回

路技術に加え、アーキテクチャレベルからソフトウェアレベルまでの幅広い技術開発により、システムLSIの低消費電力化を実現した。

また、0.1 μ m以降のプロセスでは、大規模なIP (Intellectual Property: 半導体の共通設計技術資産) の搭載によるピーク電流の削減と、低しきい値電圧化に伴うリーク電流が課題となる。日立製作所は、これを解決するために、LSI中のOS "ChipOS" と、分散・自己学習型低消費電力システムを提案している。

1 はじめに

モバイル機器用のマイコンでのシステムレベルの低消費電力技術では、携帯電話などへの応用を考えた場合、(1) 動作時の消費電力の削減と、(2) 待機時のリーク電流削減が重要となる。

日立製作所は、(1) のためには2レベル クロック ゲーティングとマルチメディア用のメモリアーキテクチャを、(2) のためには部分電源遮断とLCD(液晶ディスプレイ)スルー機能を持つ「Uスタンバイモード」をそれぞれ開発している。また、(1) では、ミドルウェアやOS (Operating System) からのアプローチも重要であり、スリープ制御やタイマ割込みの最適化が必要となる。今後、動作時の電力をさらに削減すると同時に高性能化

を図るためには、動作周波数・電源電圧・しきい値電圧を動的に最適制御する必要があり、そのためのソフトウェア技術が求められる。

ここでは、特に携帯電話用途を中心としたシステムレベルの低消費電力技術と、プロセス微細化に伴う低消費電力化の課題の変化に対応する将来的な技術動向について述べる。

2 アーキテクチャレベルの低消費電力技術

消費電力は、(1) スwitchング電力と、(2) リーク電力に大別される。(1) は動作時に、(2) は待機時にそれぞれ問題となる。Switchング電力は、動作周波数、負荷容量、およびSwitchング確率に比例し、動作電圧の2乗に比例する。したがって、各項をいかに低減できるかが重要である。Switchング確率と要求動作周波数の低減による動作時低電力化、および携帯電話での待機時のリーク電力削減について以下に述べる^{1),2)}。

2.1 Switchング確率の低減

アーキテクチャレベルでは、各回路でのSwitchング確率の低減が重要である。削減対象となるのは、ピーク時のSwitchング回数の多いクロックと、負荷容量の大きいRAM(Random Access Memory)、およびI/O(Input-Output)である。これらの各項目に関する低消費電力技術について以下に述べる。

(1) ゲーテッドクロック

クロックが消費する電力は、全体の30~50%に達する。これを低減するため、一般的にゲーテッドクロックが用いられる。SH-Mobileをはじめとする日立製作所の低消費電力SuperHマイコンでは、モジュールレベルと個別FF(Flip-Flop)レベルを対象とした、2レベルのゲーテッドクロックを用いている。モジュールレベルのゲーテッドクロックでは、ソフトウェアで制御レジスタを変更することで、DSP(Digital Signal Processor)や周辺I/O回路などのモジュール別にクロックを停止する。FFレベルのゲーテッドクロックは、デコード結果などに従って動的に行われる制御により、各FF単位でクロックを停止させる。今後、SoC(System on a Chip)化の進展に伴う周辺回路規模が増大すると考えられるので、モジュールレベルでのクロックゲーティングは有効である。

(2) URAM

マルチメディア処理、特に画像処理では、キャッシュ容量を超えるような大容量のデータにアクセスするため、外部メモリへのアクセス頻度が増大し、性能低下とI/O駆動による電力増大が問題となる。そのため、SH-Mobileなどでは、URAM(User RAM)と呼ばれる128 kバイトのSRAM(Static RAM)をオンチップで集積することにより、高速化と低消費電力化の

両立を図っている。URAMは1サイクルでアクセスでき、命令とデータの配置が可能なので、制約なく利用することができる。また、キャッシュメモリとは異なって固定時間でアクセスできるので、マルチメディア処理に適している。


2.2 要求動作周波数の低減

日立製作所のSH3-DSPマイコンのDSP機能と前述したURAMをソフトウェアによって効果的に使用することで、要求動作周波数の低減が図れ、実アプリケーションでの消費電力を削減することができる。

例えば、MPEG-4(Moving Picture Expert Group 4)での符号化処理では、特に動き予測(ME:Motion Estimation)やDCT/IDCT(Discrete Cosine Transform/Inverse Discrete Cosine Transform)では積和演算が多い。このため、DSPを用いることにより、要求動作周波数の低減が図れる。また、MEでは前フレームの画像を参照しながらその差分を計算するので、前画像に頻繁にアクセスする必要がある。そのため、この画像をURAMに配置すると、要求動作周波数を低減することができる(図1参照)。一般的なCPUを利用した場合、240 MHz必要なのに対して、DSPとURAMの併用によって70%もの動作周波数低減が図れ、専用ハードウェア並みの140 mWで、MPEG-4符号化処理を行うことができる。

2.3 リーク電流の削減

携帯電話用途では、待ち受け時間を長くするために、非動作時のリーク電流を低減する必要がある。そのため、待ち受け時に動作不要な回路を部分的に電源遮断することにより、これに対処している。部分電源遮断にあたっては、遮断された回路が外部へ影響を与えないように、または、遮断された



注1: ■MC(動き補償), ■IDCT(逆離散コサイン変換), □Q(量子化)/IQ(逆量子化)+VLC(可変長符号化), ■DCT(離散コサイン変換), ■Ctrl(制御), □ME(動き予測)

注2: 略語説明 QCIF(176×144画素のビデオ信号フォーマット), fps(Frames per Second), Simple@L1(低解像度で単純な動画)

図1 MPEG-4符号化処理における要求動作周波数の低減

DSPとURAMを併用することで、一般的なCPUに比べて70%の動作周波数を低減することができる。

回路に対して貫通電流が流れないように、論理的なアイソレーション(分離)を施している。また、接続されたベースバンドプロセッサからLCDを直接制御できるLCDスルーモードを設けることにより、電源遮断の効果的な利用を可能にしている。

3 低消費電力化に向けたソフトウェアサポート

ハードウェアに備えられている電力制御機構をソフトウェアで活用することにより、さらに高い省電力効果を得る技術として、(1) 低消費電力モードを有効に機能させる「スリープ制御のソフトウェア方式」と、(2) 実行プログラムの特性に応じてプロセッサの動作速度と電圧をソフトウェアで制御する方式について、東京大学と共同研究を行っている。

3.1 スリープ制御

スリープ(停止)モードによって消費電力を低減することができるが、多くの組込みシステムに見られるように、アプリケーションがOSの管理下で動いている場合には、この状態でも電力を消費する。リアルタイムシステムでは、時間管理のために、スリープモードでも一定間隔でタイマからの割り込みを受け付けてプロセッサが処理を行うからである。また、稼動している周辺モジュールも電力を消費する。そのため、主としてOSにより、スリープ時に以下の制御を行うと、電力消費をさらに抑えることができる。

- (1) タイマ割り込みの発生回数を削減する。
- (2) 周辺モジュールを停止するか、あるいは動作周波数を下げる。

3.2 周波数—電圧協調制御

プロセッサが電力制御機構として周波数と電源電圧を変更できるようになっている場合、以下のようにソフトウェアで制御し、消費電力を低減することができる。

(1) 電源電圧制御³⁾

アプリケーションが稼動するとき、常にプロセッサの最大性能を要求することはまれである。例えば動画再生の場合、再生画像の動きの激しさによって処理負荷が変化することから、電圧の2乗と周波数の相乗効果で消費電力が下げられ、従来に比べて実行時の消費電力を大きく低減することができる。

検討の結果、最高周波数とその $\frac{1}{2}$ の周波数(およびそれらに対応する最小の電源電圧)で制御すると、効果的に消費電力を削減できることがわかった。MPEG-4での電力削減結果を図2に示す。典型的な動画表示の場合、制御しないものと比べ、プロセッサの消費電力を約 $\frac{1}{4}$ に削減することができた。

(2) しきい値電圧制御

今後、消費電力に占めるリーク電流の割合が無視できなく




図2 MPEG-4動画デコーダでの消費電力削減

大半の処理は、低速・低電圧が停止(スリープ)である。このため、高速・高電圧を常に保持する処理の $\frac{1}{4}$ の電力に低減することができる。

なると、電源電圧を下げて十分な省電力化が達成できない場合も生じる。

しかし、負荷に応じてプロセッサを制御する方式は、ここでも有効に機能する。しきい値電圧の制御が可能なプロセッサで同様のアルゴリズムを適用し、負荷の軽い区間でしきい値電圧を高くすると同時に、周波数を下げる。これにより、リーク電流を減少させて省電力化を実現することができる。

4 将来技術

今後の潮流として、集積度がさらに進み、1LSI上にはCPU以外に数多くのIPが搭載されるようになる(システム オン シリコン化)。一方、リーク電力が全体の電力の中で無視できない大きさとなってくる。このような時代に向けた、低消費電力化の二つの試みについて以下に述べる。

4.1 “ChipOS”技術

システム オン シリコン化が進んだときに問題となるのは、LSIの最大電力と平均電力の比が大きくなる傾向である。LSIのパッケージや電源供給IC(レギュレータ)は最大電力のケースを想定して設計するので、むだが発生する。さらに、電源電圧1V以下のLSIでは、リーク電流も含めて最大電流を抑えることが必要になる。




図3 ChipOSと計算機のOSの対比

LSIの消費電力と実行時間を管理するのが“ChipOS”である。

日立製作所は、この課題を動的かつ包括的に解決する基本方式として、“ChipOS”方式を提唱している⁴⁾。ChipOSと計算機のOSの対比を図3に示す。システムLSIの中で電力リソースを集中管理し、数々のモジュールに対して動的に割り当てることから、ChipOSをLSIの中のOSと呼ぶ。


この方式では、(1) 各モジュールが動作、(2) クロック停止、および(3) 電源遮断の三つの状態をとり、カーネル(電力管理)ブロックとの間で、リクエスト(要求)信号とアクノリッジ(肯定応答)信号を介して状態遷移を行う。これにより、カーネルブロックが最大電力を効率的に低減する。

4.2 分散・自己学習型低消費電力システム

平均電力を減らすには、アプローチが異なる。この場合はLSIのトータル電力を管理せず、ブロックの電力をローカルに減らす制御で十分である。

そのため、日立製作所は、分散・自己学習型シャットダウン方式⁵⁾を提案している。これは、リーク電力を削減するために、電源スイッチで電源を遮断するとき、学習によって適切な電源遮断を行う方式である。

分散・自己学習型シャットダウン方式の学習アルゴリズムの



注:略語説明

n (学習したシャットダウンサイクル数)

S (境界サイクル数(シャットダウンが電力上有利になる境界))

H (シャットダウンサイクル数の上限)

L (シャットダウンサイクル数の下限)

図4 学習アルゴリズムの例

過去の履歴から、電力を最小化するシャットダウンサイクル数を導く。

例を図4に示す。非活性化状態の長さの履歴を基に学習することにより、過剰な電源遮断を防ぐ。さらに、遮断が有効な場合には、即座にシャットダウン(電源遮断)する制御が可能になる。

5 おわりに

ここでは、モバイル機器用のLSIに代表される、超低消費電力LSIを実現するためのシステム技術について述べた。

システム技術で考慮すべき点は、活性化率、電源電圧、動作周波数、電源遮断などである。また、低消費電力化を解決する手段も多岐にわたるため、これらは対象に合わせて適切に組み合わせていくべきものと思われる。日立製作所は、今後も重要性を増す低消費電力化のニーズに合わせ、「SH-Mobileシリーズ」をはじめとするシステムLSI製品の低消費電力化をさらに進めていく考えである。

参考文献

- 1) T. Yamada, et al.: A 133 MHz 170 mW 10 A Standby Application Processor for 3G Cellular Phones, Proceedings of ISSCC2002 (Feb. 2002)
- 2) T. Yamada, et al.: A Low-Power Embedded RISC Microprocessor with an Integrated DSP for Mobile Applications, IEICE Trans. on Electronics, Vol. E85-C, No. 2, pp. 253-262 (Feb. 2002)
- 3) K. Aisaka, et al.: Design Rule for Frequency-Voltage Cooperative Power Control and Its Application to an MPEG-4 Decoder, 2002 Symp. on VLSI Circuits, pp. 216-217 (June 2002)
- 4) H. Mizuno, et al.: ChipOS: Open Power-Management Platform to Overcome the Power Crisis in Future LSIs, 2001 ISSCC, pp. 344-345 (Feb. 2001)
- 5) T. Shimizu, et al.: Autonomous-Decentralized Low-Power System LSI Using Self-Instructing Predictive Shutdown Method, 2001 Symp. on VLSI Circuits, pp. 55-56 (June 2001)

執筆者紹介



入江直彦

1990年日立製作所入社、中央研究所 システムLSI研究部 所属
現在、マイクロプロセッサアーキテクチャの研究に従事
情報処理学会会員
E-mail: irie@crl.hitachi.co.jp



十山圭介

1980年日立製作所入社、中央研究所 システムLSI研究部 所属
現在、マイクロプロセッサ用ソフトウェア技術の研究に従事
情報処理学会会員
E-mail: toyama-k@crl.hitachi.co.jp



西井修

1987年日立製作所入社、中央研究所 システムLSI研究部 所属
現在、マイクロプロセッサの研究・開発に従事
電子情報通信学会会員
E-mail: nishii@crl.hitachi.co.jp



中澤拓一郎

1985年日立製作所入社、半導体グループ システムソリューションビジネスユニット モバイルシステム部 所属
現在、「SH-Mobileシリーズ」の開発に従事
E-mail: nakazawa-takuichiro@sic.hitachi.co.jp