

トランジスタ論理要素の研究

A Study of Transistorized Logical Elements

小 西 務*
Tsutomu Konishi

内 容 梗 概

論理要素は多数個が縦続接続して使用されるので、最終段まで論理動作が正しく行われるためには単体の特性に限界が存在する。この点を考慮して考案したバイアス形、エミッタ結合形および差動形論理要素の、温度影響、負荷影響、回路構成などについて検討した。実験の結果一般形に比しバイアス形、エミッタ結合形は安定な特性をもち、差動形は高い精度をもつことがわかった。ともに工業応用の制御素子として十分な性能をもっている。

1. 緒 言

従来、工業用の制御素子として信号の開閉に、主として継電器が用いられている。しかしながら継電器は接点という可動部分、消耗部分をもつので寿命に限度があり、保守を必要とするため、使用ひん度が高く引火の危険のある場所などには、接点をもたない継電器が望まれる。

このような要望に対し、われわれはすでに磁気増幅器式のヒタログ⁽¹⁾を開発したが、より高速度と複雑な要素の組合せが要求されるものに対し、独自のトランジスタ式の論理要素（トランジログ）を試作、検討した。これはデジタル制御装置などに多数使用されている⁽²⁾。


論理要素を使用する場合、多数個を縦続接続して用いるので、最終段要素が論理動作を誤らないためには、要素単体の特性の変動が限定される。本稿では、この使用限界を示し、工業応用を目的として温度、負荷、回路構成などを考慮したバイアス形、エミッタ結合形および差動形論理要素の構成、性能について述べ、これらと一般形の論理要素との性能を比較する。

2. 論理要素と継電器との対応性


論理要素の動作方式にはダイナミック方式とスタチック方式があり、また制御方式には同期式と非同期式が考えられる。電子計算機用としては、これら種々の方式が使用されるが、工業用には応用面の性質上、ダイナミック方式、同期式は適当でない。またそれらは電源や制御回路が複雑、高価となる。したがって工業用には非同期式のスタチック方式が適当と考えられる。要素には特性の安定性、マージンなどに対し、抵抗、ダイオード、トランジスタを用いた回路方式がすぐれている。特にトランジスタは低インピーダンス回路を構成しやすく、理想的なスイッチング特性をもち、高能率、低電圧動作、低温度上昇、小形、長寿命、高信頼性など、いくたの特長をもっている。

一種の能動的スイッチ要素としてのトランジスタ・スイッチ要素の基本回路を第1図に示す。第1図はエミッタ接地のC級増幅器に相当する。この回路で、ベース電流 I_B をパラメータとして、コレクタ電圧対コレクタ電流特性 (E_C - I_C 特性)を示すと第2図のようになる。この特性曲線上、横軸に電源電圧 E_S をとり、 E_S に立てた垂線に対し $\tan^{-1} R_L$ の角度をもつコレクタ負荷直線 $\overline{E_S I_S}$ を引く。ここで動作領域を遮断領域、活性領域、飽和領域にわけて考える。


(1) 遮断領域 エミッタ・コレクタ両接合に逆電圧が印加された状態で、普通数 $100\text{ k}\Omega$ 以上の高インピーダンスを示す。こ



第1図 スイッチ要素の基本回路



第2図 エミッタ接地特性




第3図 継電回路

れは第2図において動作点が $A (E_{C0}, I_{C0})$ の場合であり、第3図に示す継電器の OFF 状態に対応する。


(2) 活性領域 エミッタ接合に順、コレクタ接合に逆電圧が印加された状態で、第2図の \overline{AB} の範囲である。この状態では動作がほぼ線形であるが、温度、特性のばらつきによる変動が非常に大きい。

(3) 飽和領域 エミッタ・コレクタ両接合に順電圧が印加さ

* 日立製作所日立研究所



第4図 スイッチ要素の入出力特性



第5図 特性の変動許容範囲

れた状態で、普通数10~数百Ωの低インピーダンスを示す。第2図において動作点がB(Ecs, Ics)の場合であり、第3図の継電器のON状態に対応する。

スイッチ動作とはIBを急激に変化させて活性領域を越えて、飽和領域・遮断領域に動作点を変化させることで、継電器のON-OFFに対応した動作を実現する。

第1図の回路のEBに対するEcの関係を求めたのが第4図である。第4図において、入力電圧EBを論理変数X、出力電圧Ecを論理変数Zに対応させると次のような論理式となる。

$$Z = \bar{X} \dots \dots \dots (1)$$

“-”は否定の論理関係を意味し、継電器のブレイク接点(b接点ともいう)動作に対応する。一般の基本論理要素と継電回路の対応を第1表に示す。

3. 論理要素に要求される特性(直流安定動作限界)

トランジスタを論理要素として使用する場合、入出力特性は、たとえばNOT要素では第4図のようになる。この要素を無限に縦続接続した場合、最終段論理要素が論理動作を誤らないためには、個々の要素の入出力特性がいかにあるべきかを考察する。

入出力特性において問題となるのは、第5図に示すようにOFFレベルおよびONレベルの変動、および両レベル間のスイッチング部分の変動である。この変動の要因はトランジスタ特性および抵抗のばらつき、周囲温度、負荷、回路構成、電源電圧などである。しかるに特性各部の変化が電圧変化に比例しているならば、要素を縦続接続した場合論理動作として誤りを生ずることにはならないの

第1表 一般形トランジスタ論理要素と継電回路

基本要素	回路方式		論理動作表示																		
	一般形論理要素	継電回路	論理演算	演算記号	回路記号	真値表															
NOT要素			否定	$Z = \bar{X}$		<table border="1"> <tr><td>X</td><td>Z</td></tr> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </table>	X	Z	0	1	1	0									
X	Z																				
0	1																				
1	0																				
OR要素			論理和	$Z = X + Y$		<table border="1"> <tr><td>X</td><td>Y</td><td>Z</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	X	Y	Z	0	0	0	1	0	1	0	1	1	1	1	1
X	Y	Z																			
0	0	0																			
1	0	1																			
0	1	1																			
1	1	1																			
AND要素			論理積	$Z = X \cdot Y$		<table border="1"> <tr><td>X</td><td>Y</td><td>Z</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	X	Y	Z	0	0	0	1	0	0	0	1	0	1	1	1
X	Y	Z																			
0	0	0																			
1	0	0																			
0	1	0																			
1	1	1																			
記憶要素			記憶	$Z = \bar{X} + \bar{Z} + Y$		<table border="1"> <tr><td>X</td><td>Y</td><td>Z</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> </table> <p style="text-align: center;">*</p>	X	Y	Z	1	0	1	0	0	1	0	1	0	0	0	0
X	Y	Z																			
1	0	1																			
0	0	1																			
0	1	0																			
0	0	0																			
遅延要素			遅延	$Z = X(T)$		<table border="1"> <tr><td>X</td><td>Z(T)</td></tr> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1(T)</td></tr> </table>	X	Z(T)	0	0	1	1(T)									
X	Z(T)																				
0	0																				
1	1(T)																				

で、一応電源電圧以外の要因を問題にすればよいことになる。

これら問題とする要因により入出力特性が変動する場合、OFFレベルおよびONレベルの変動範囲を第5図に示すようにAおよびCとし、スイッチング部分の変動範囲をBとすると、縦続接続により論理動作を誤らないためには、第5図の斜線部分内に入出力特性が入ってはならない。その理由は次のようである。

(1) 最大OFF入力の際の出力電圧E01が斜線の中に入るが、最小ON入力の際の出力電圧E02が斜線の中に入らない場合は次式のようなになる。

$$E_{01} < A + B \dots \dots \dots (2)$$

すなわち、出力がONレベルの許容値以下になる。

(3) E02が斜線の中に入るがE01が斜線の中に入らない場合は次式のようなになる。

$$E_{02} > A \dots \dots \dots (3)$$

すなわち、出力がOFFレベルの許容値以上になる。


(3) E01, E02ともに斜線内に入る場合は、それぞれ(2)式, (3)式となり、したがって必ず利得が1以下となるので信号は減衰する。

4. 一般形, バイアス形, エミッタ結合形論理要素


4.1 各形の比較

一般形論理要素の回路例はすでに第1表に示した。第1表の回路ではあとで示すように、特に温度変化に対しOFFレベル, ONレベルおよびスイッチング部分の特性の変動が大きい。したがって、あらかじめ与えられた仕様に対し十分な性能でない。上記変動のうちOFFレベル, ONレベルの変動をなくする目的でバイアス形を試作した。これはバイアス電圧によりコレクタ遮断電流を小さくしたも


第2表 バイアス形論理要素



第3表 エミッタ結合形論理要素



第6表 差動形論理要素




第4表 真 値 表

X	Y	Z
0	0	0
1	0	1
0	1	0
1	1	0

第5表 差動形論理要素の分類

$ E_1 < E_2 $ のとき $E_0 \equiv E_{00}$ $ E_1 > E_2 $ のとき $E_0 \equiv E_{01}$ } とする			
$ E_{00} < E_{01} $		$ E_{00} > E_{01} $	
論理式	要素名	論理式	要素名
$Z = X \cdot \bar{Y}$	INHIBIT 要素	$Z' = \bar{X}' \cdot \bar{Y}'$ $= \bar{X}' + Y'$	NOT-INHIBIT 要素
$Z = X$	信号整形要素	$Z' = \bar{X}'$	NOT 要素
$Z = X_1 + X_2$	OR 要素	$Z' = \bar{X}_1' + X_2'$ $= \bar{X}_1' \cdot \bar{X}_2'$	NOT-OR 要素
$Z = X \cdot \bar{Y}$ $= X \cdot Y$	AND 要素	$Z' = \bar{X}' \cdot \bar{Y}'$ $= \bar{X}' + Y'$	NOT-AND 要素



第6図 エミッタ結合形論理要素の基本回路

ので、その接続図を第2表に示す。また上記変動を改善するため、トランジスタ回路を2段接続し、エミッタを共通にしてアースとの間に抵抗を入れたエミッタ結合形論理要素を考案した⁽³⁾。

この回路は、OFFあるいはONの状態、第1段、第2段のいずれか一方のトランジスタが飽和状態にある。ゆえにエミッタ電圧が生じ、遮断状態のエミッタ接合に逆電圧がかかるので、コレクタ遮断電流をきわめて小さくすることができる。スイッチング部分では遮断状態と飽和状態に近い部分で負帰還がかかり特性を安定化し、特性の中央部では正帰還がかかり利得を大にする。以上により


- (1) OFF レベルおよび ON レベルの変動をなくする
- (2) スwitching部分の特性の利得をあげる
- (3) スwitching部分の特性の変動を小さくする

という効果により、論理動作に対する特性の性能を高めることができる。

4.2 エミッタ結合形論理要素の原理と理論

エミッタ結合形論理要素の基本的な接続図を第6図に示す。第1段および第2段回路個々の入出力特性がわかっていると、第1段入力に対する第2段出力特性を第7図のように図式的に求めることができる。図には同時にエミッタ電圧の変化を示した。図において、 $\bar{E}_1 E_2$ をスイッチング前期、 $E_2 \bar{E}_3$ をスイッチング中期、 $E_3 E_4$ をスイッチング後期と名づけ、 $\bar{O} E_1$ を OFF 期間、 $E_4 E_5$ を ON 期間と名づける。

第6図の回路について、エミッタ電圧を一定と仮定し、スイッチング期間、OFF 期間、ON 期間に分け、さらにスイッチング期間を前期、中期、後期に分けて計算した結果は次のようである。



第7図 入出力特性の作図

(1) 第1段入力電圧対出力電圧特性

第1段トランジスタが遮断状態から活性状態になり始める入力電圧 E_{ic} および活性状態から飽和状態になる入力電圧 E_{is} はそれぞれ次のようになる。


$$\begin{aligned}
 E_{ic} &= E_B \left(1 + \frac{R_B}{R_{BE}}\right) - I_{CBO} R_B \\
 E_{is} &= \frac{E_S}{G_1} + E_{ic} \\
 \text{ここに } E_B &= E_S \frac{R_E}{R_E + R_O + r_{CES}} + v_{BE} \\
 G_1 &= \frac{\beta R_C}{R_B} \left(1 - \frac{R_C}{R_C + R_L} \frac{E_S}{E_S - E_E - v_{CES}}\right) \dots (4) \\
 E_E &= E_S \frac{R_E}{R_E + R_C + r_{CES}} \\
 R_L &= \frac{1}{n} \left\{ R_B + \frac{(1+\beta) R_E R_{BE}}{(1+\beta) R_E + R_{BE}} \right\} \\
 \beta &= \frac{\alpha}{1-\alpha} \\
 n &= \text{負荷数, } r_{CES}: \text{コレクタ抵抗 (飽和時)} \\
 v_{BE} &= \text{ベース・エミッタ間電圧}
 \end{aligned}$$

OFF 状態および ON 状態の第1段トランジスタのコレクタ電圧をそれぞれ E_{os} および E_{oc} とすると次のようになる。

$$\begin{aligned}
 E_{os} &= E_S \frac{R_E + r_{CES}}{R_C + R_E + r_{CES}} \\
 E_{oc} &= E_S \frac{R_L}{R_C + R_L} - (1+\beta) I_{CBO} R_C \dots (5)
 \end{aligned}$$

以上の結果をグラフに表したのが第8図である。

(4), (5) 式の関係より電源電圧 E_S , トランジスタ定数 I_{CBO} ,



第8図 第1段入力対出力特性

v_{BE} , α , r_{CES} , v_{CES} あるいは負荷 R_L などの変動に対する特性の変動が計算できる。たとえば温度変化による特性の変動は次のようになる。

$$\begin{aligned}
 \frac{\Delta E_{ic}}{\Delta T_a} &\doteq 1 + \left(\frac{R_B}{R_{BE}}\right) \frac{\Delta R_{BE}}{\Delta T_a} - R_B \frac{\Delta I_{CBO}}{\Delta T_a} \\
 \frac{\Delta E_{is}}{\Delta T_a} &= \frac{\Delta E_{ic}}{\Delta T_a} \\
 \frac{\Delta E_{os}}{\Delta T_a} &\doteq 0
 \end{aligned} \dots (6)$$

$$\text{ただし } \frac{\Delta \alpha}{\Delta T_a} \doteq 0, \frac{\Delta r_{CES}}{\Delta T_a} \doteq 0, \frac{\Delta v_{CES}}{\Delta T_a} \doteq 0$$

ゆえに $\Delta v_{BE}/\Delta T_a$ と $\Delta I_{CBO}/\Delta T_a$ とを求めておけば、回路定数のいかにかわらなくとも特性変動が計算できる。

また利得 G_1 の変動は(4)式より次のように書ける。

$$\Delta G_1 \doteq \frac{\partial f(R_L, v_{CES})}{\partial R_L} \Delta R_L + \frac{\partial f(R_L, v_{CES})}{\partial v_{CES}} \dots (7)$$

特性変動の要因として、温度以外に負荷および第1段トランジスタ回路の接続がある。たとえば L 個の負荷, M 入力 OR 回路, N 入力 AND 回路ではそれぞれ次のようになる。

$$\begin{aligned}
 \Delta R_L &= (1-L) R_L \\
 \Delta v_{CES}(OR) &= \left(1 - \frac{1}{M}\right) v_{CES} \\
 \Delta v_{CES}(AND) &= (1-N) v_{CES}
 \end{aligned} \dots (8)$$

以上(4)~(8)式の関係は第2段入力電圧対出力電圧についてもまったく同様にあてはまるのでサフィックスの数字を省略した。

(2) 第1段入力対第2段出力電圧特性


(4), (5) 式の場合と同様の手法により、第6図の回路の入出力特性を表わす関係式は次のようになる。

$$\begin{aligned}
 E_{is2} &= \left[E_B \left(1 + \frac{R_B}{R_{BE}}\right) + \frac{E_S}{G_1} - I_{CBO} R_B \right] \left(1 - \frac{1}{G_1}\right) \\
 &= E_{ic} + \frac{E_S}{G_1} \left(1 - \frac{1}{G_1}\right) \\
 E_{ic2} &= E_{os2} + \frac{E_S}{G} \\
 E_{os2} &= E_S \frac{R_E + r_{CES}}{R_C + R_E + r_{CES}} \\
 E_{oc2} &= E_S \frac{R_L}{R_C + R_L} - (1+\beta) I_{CBO} R_C \dots (9)
 \end{aligned}$$


ここに $G = G_1^2$

(9) 式をグラフに表わしたのが第9図である。(9) 式についても(6), (7) 式と同様にして、温度変動, 負荷変動, 接続による特性変動などが計算できる。

以上の説明ではエミッタ電圧 E_E が一定であると仮定したが、一般の場合前述したように E_E はスイッチング期間において変化し、



第9図 第1段入力対第2段出力特性



第10図 第6図のブロック線図

このため利得が E_E を一定した場合とは異なってくる。第6図の回路について、各部の信号をブロック線図で書くと、スイッチング中期では第10図のようになる。第10図において $\omega_1, \omega_2, I_{CB01}, I_{CB02}$ および v_{BE1}, v_{BE2} を省略した場合、入出力電圧に対する伝達関数は次のようになる。

$$W = \frac{A}{1 - AB + C}$$

ここに

$$A = \beta_1 \beta_2 \frac{(R_{C1} + R_E) R_{C2}}{R_{B1} R_{B2}}$$

$$B = \frac{R_E}{R_{C2}}$$

$$C = \beta_1 R_E \left(\frac{1}{R_{B1}} + \frac{1}{R_{BE1}} \right) + \beta_2 R_E \left(\frac{1}{R_{B2}} + \frac{1}{R_{BE2}} \right)$$

..... (10)

明らかにスイッチング中期では正帰還がかかるので、利得が増大することがわかる。またスイッチング前期および後期では $\beta_2 = 0$ と考えて次の結果が得られる。

$$W_1 = \frac{A_1}{1 + A_1 B_1 + C_1}$$

ここに

$$A_1 = \beta_1 \frac{R_{C1} + R_E}{R_{B1}}$$

$$B_1 = \frac{R_E}{R_{C1} + R_E}$$

$$C_1 = \beta_1 \frac{R_E}{R_{BE1}}$$

..... (11)


この結果より明らかに負帰還がかかっていることがわかる。以上、一般形に対応したエミッタ結合形論理要素を第3表に示す。

5. 差動形論理要素


エミッタ結合形論理要素は信号レベルが高くとりやすく、一般形に比して温度影響は少ない。しかし温度影響、トランジスタ特性のばらつき、回路構成、負荷影響あるいは経年変化などを総合して考えると、デジタル回路用としてはすぐれているが要素の特性変動をある程度以下に小さくすることは困難である。差動形論理要素はこれらの点を解決するため、差動回路の特性が二つの入力電圧のみによりほとんど定まることに注目し、その特性のたくみな利用により、これを論理要素に応用したものである。これにより後述するように、きわめて精度の高い遅延要素を作ることが可能にしている。

5.1 基本要素の原理

基本となる差動回路の接続図を第11図(A)に、その記号表示を




(A) 基本回路



(B) 記号

第11図 差動形論理要素の基本回路



第12図 入出力特性の論理変数表示

(B)に示す。第11図の回路において比較電圧 E_2 をパラメータにとり、被比較電圧 E_1 と出力電圧 E_0 の関係をグラフに表わすと第12図となる。第11図(B)において次の関係を満足するものとする。

$$\left. \begin{aligned} |E_1| < |E_2| \text{ のとき } E_0 \equiv E_{00} \\ |E_1| > |E_2| \text{ のとき } E_0 \equiv E_{01} \end{aligned} \right\} \dots\dots\dots (12)$$

$$\text{とすれば } |E_{00}| < |E_{01}| \dots\dots\dots (13)$$

ここで第12図において E_1, E_2 および E_0 の論理変数表示を次のように規定する。

$$\left. \begin{aligned} E_1 = E_{10} (> 0) \text{ のとき } X = 0 \\ E_1 = E_{11} (< 0) \text{ のとき } X = 1 \\ E_2 = E_{20} (\neq 0) \text{ のとき } Y = 0 \\ E_2 = E_{20} (< 0) \text{ のとき } Y = 1 \\ E_0 = E_{00} (\neq 0) \text{ のとき } Z = 0 \\ E_0 = E_{01} (< 0) \text{ のとき } Z = 1 \end{aligned} \right\} \dots\dots\dots (14)$$

以上のように規定すれば論理変数 X, Y および Z の間には第4表に示す真値表の関係がある。

この関係を論理式で表わすと次のようになる。

$$Z = X \cdot \bar{Y} \dots\dots\dots (15)$$

これは差動回路をインヒビット回路として用いることができることを意味する⁽⁴⁾。


この基本回路において、常に $Y = 0$ とすると

$$Z = X \dots\dots\dots (16)$$


となり信号整形要素またはバッファ要素として用いることができる。

また常に $Y = 0$ として X 入力を n 入力の OR 回路とすると


$$Z = X_1 + X_2 + \dots\dots\dots + X_n \dots\dots\dots (17)$$




第13図 一般形記憶要素の論理記号表示



第14図 差動形記憶要素の論理記号表示




第15図 差動形記憶要素



DF: 微分回路
S: 飽和回路
PF: 正帰還回路
INH: インヒビット要素
a~e: 端子

(A) 遅延要素の構成



τ_D = 遅延時間
 τ_K = 放電時間
(B) a~e端子の波形

第16図 遅延要素の動作原理

となり OR 要素となる。

Y 入力に NOT 要素をそう入すると

$$Z = X \cdot \bar{Y} = X \cdot Y \dots\dots\dots (18)$$


となり AND 要素となる。

第11図においてXとYと入れ替えると第12図の入出力関係はまったく逆になり、次のようになる。

$$|E_{00}| > |E_{01}| \dots\dots\dots (19)$$

この観点から前述の論理式(15)~(18)とまったく否定の関係が得られる。これらの関係をまとめて第5表にあげる。

以上で論理要素の基本形が示されるが、それらを組み合わせて記



第17図 遅延要素の接続図(駆動回路を含む)

憶要素および遅延要素を作ることができる。

5.2 記憶要素の原理⁽⁵⁾

第13図は従来の記憶要素たとえばフリップ、フロップ回路の論理記号表示で NOT₁ 要素の出力は次のようになる。

$$\overline{X+Z}$$

この信号と Y が OR₂ 要素, NOT₂ 要素を通り Z となるので次の論理式が成立する。

$$Z = \overline{\overline{X+Z} + Y} \dots\dots\dots (20)$$


(20)式はブール代数を用いて、次のように変形できる。

$$Z = (X+Z) \cdot \bar{Y} \dots\dots\dots (21)$$

この関係を論理回路で表わすと第14図のようになる。第14図に基いて、特に温度特性に留意して構成した記憶要素を第15図に示す。Xがセット端子, Yがリセット端子で、抵抗 R_Fは特性の立ち上りを改善するためのものである。立ち上りおよび立ち下り特性の温度影響がきわめて小さいため、安定なマルチバイブレータなどを作ることができる。

5.3 遅延要素の原理⁽⁶⁾

遅延要素の構成を第16図(A)に、各端子の信号波形を第16図(B)に示す。この間について説明する。入力端子 a に階段状電圧が加えられると、微分回路 DF の出力端子 b の信号波形は微分された b' のような波形となる。これが飽和要素 S で飽和すると同時に、PF により正帰還がかかり、端子 c の信号は c' のようになる。端子 d の信号は d' のような波形となる。これが信号 a' と AND されて、出力端子 e には、入力信号が印加されてから遅延時間 τ_D の後に、出力信号 e' を生ずる。入力信号がなくなると、インヒビット要素 INH のゲートが閉じるので、出力は“0”となる。同時に、微分要素 DF の中に蓄積された電荷を、短時間に放電する。実際的な接続例を第17図に示す。第16図の INH および S には差動形論理要素を用いているので、後述するように精度が高く、また原理的に遅延時間が電源電圧の影響を受けない。



第18図 差動形論理要素の基本回路

5.4 差動形論理要素のまとめ

一般形に対応した、差動形論理要素を第6表にあげる。

5.5 差動回路の理論

Ebers と Moll⁽⁷⁾によれば、接合形トランジスタのエミッタ電流 I_E およびコレクタ電流 I_C は一般に次のように書き表わすことができる。

$$\left. \begin{aligned} I_E &= a_{11}(\varepsilon^{\kappa v_{BE}} - 1) + a_{12}(\varepsilon^{\kappa v_{CB}} - 1) \\ I_C &= -a_{21}(\varepsilon^{\kappa v_{BE}} - 1) - a_{22}(\varepsilon^{\kappa v_{CB}} - 1) \end{aligned} \right\} \dots\dots\dots (22)$$

ここに $\kappa = \frac{q}{KT}$

コレクタ接合が逆電圧状態では

$$\left. \begin{aligned} v_{CB} &> 0 \\ \varepsilon^{\kappa v_{CB}} &\ll 1 \end{aligned} \right\} \dots\dots\dots (23)$$

であるので(22)式は次のようになる。

$$\left. \begin{aligned} I_E &= a_{11}(\varepsilon^{\kappa v_{BE}} - 1) - a_{12} \\ I_C &= -a_{21}(\varepsilon^{\kappa v_{BE}} - 1) + a_{22} \end{aligned} \right\} \dots\dots\dots (24)$$

これらの関係を、第18図に示す差動回路に適用すると、次の関

係をうる。

$$\left. \begin{aligned} I_{E1} &= a_{11}(\varepsilon^{\kappa v_{BE1}} - 1) - a_{12} = I_{B1} + I_{C1} \\ I_{C1} &= -a_{21}(\varepsilon^{\kappa v_{BE1}} - 1) + a_{22} \\ I_{E2} &= b_{11}(\varepsilon^{\kappa v_{BE2}} - 1) - b_{12} = I_{B2} + I_{C2} \\ I_{C2} &= -b_{21}(\varepsilon^{\kappa v_{BE2}} - 1) + b_{22} \\ E_1 - I_{B1} R_{B1} &= v_{BE1} - E_E \\ E_2 - I_{B2} R_{B2} &= v_{BE2} - E_E \\ E_T - E_E &= R_E (I_{E1} + I_{E2}) \\ E_0 &= I_{C2} R_C \end{aligned} \right\} \dots\dots\dots (25)$$

(25)式を解くと次の結果が得られる。

$$\left. \begin{aligned} \frac{E_0}{2G} &= \frac{1}{2} (E_1 - E_2) + \frac{1}{2} (v_{BE1} - v_{BE2}) \\ &\quad - \frac{1}{2} \left(\frac{1}{\alpha_1} R_{B1} I_{CBO1} - \frac{1}{\alpha_2} R_{B2} I_{CBO2} \right) \end{aligned} \right\} \dots\dots (26)$$

ただし $G = \frac{\alpha_2 R_E R_C}{R_{B1} R_{B2}} \cdot \left[\left(1 - \alpha_1 + \frac{R_E}{R_{B1}} \right) \times \left(1 - \alpha_2 + \frac{R_E}{R_{B2}} \right) - \frac{R_E^2}{R_{B1} R_{B2}} \right]^{-1}$
 $R_E > R_{B1}$

(26)式は出力信号の入力換算値を表わし、その温度による変動は次式により計算できる。

$$\left. \begin{aligned} \frac{\Delta}{\Delta T_a} \left(\frac{E_0}{2G} \right) &\doteq \frac{1}{2} \left(\frac{\Delta v_{BE1}}{\Delta T_a} - \frac{\Delta v_{BE2}}{\Delta T_a} \right) - \frac{1}{2} \\ &\quad \left(\frac{R_{B1}}{\alpha_1} \frac{\Delta I_{CBO1}}{\Delta T_a} - \frac{R_{B2}}{\alpha_2} \frac{\Delta I_{CBO2}}{\Delta T_a} \right) \end{aligned} \right\} \dots (27)$$

ただし $\frac{\Delta \alpha_1}{\Delta T_a} \doteq 0$ $\frac{\Delta \alpha_2}{\Delta T_a} \doteq 0$

(26)式第2, 3項はオフセットの入力換算値を示し、(27)式はその温度変化によるドリフトを表わしている。


6. 各形論理要素の性能の比較

一般形バイアス形、エミッタ結合形、差動形などについての実験結果および一部計算結果を第7表に示す。表では入力単位信号の大き

第7表 各形基本論理要素の比較

要素	方式	OFF 出力値 $E_{os}(-20^\circ) \sim E_{os}(55^\circ)$		ON 出力値 $E_{oc}(-20^\circ) \sim E_{oc}(55^\circ)$		スイッチング開始電圧 $E_{is}(-20^\circ) \sim E_{is}(55^\circ)$		スイッチング電圧 $E_{is}(25^\circ)$		スイッチング電圧の変動 $\Delta E_{is} / \Delta T_a$		利得 G
		実験値	計算値	実験値	計算値	実験値	計算値	実験値	計算値	実験値	計算値	実験値
NOT 要素	G形	0.820%	— %	100~82.7%	— %	16.3~8.35%	— %	12.0 %	— %	-45.8%	— %	3.0*
	B形	0.820	—	97.0	—	30.0~8.35	—	25.0	—	-41.6	—	3.0
	E形	5.80	5.83	97.0	97.3	49.0~24.0	38.3~21.5	45.0	32.9	-25.0	-16.8	7.0
	D形	0.820	0	98.5	100	51.9~49.0	50.0~48.3	49.6	50.0	-1.34	-1.67	4.0
OR 要素	G形	0.820	—	100~82.7	—	51.7~5.83	—	26.7	—	-45.8	—	5.6*
	B形	0.820	—	100	—	41.7~16.7	—	37.5	—	-41.6	—	5.6
	E形	5.80	5.83	100	100	68.3~43.3	50.3~21.2	58.2	50.2	-25.0	-29.3	50
	D形	0.820	0	98.5	100	51.8~47.7	50.0~47.1	49.9	50.0	-4.67	-2.92	60
AND 要素	G形	0.820	—	100~82.7	—	41.7~23.4	—	31.7	—	-40.8	—	5.8*
	B形	0.820	—	100	—	45.0~30.8	—	37.5	—	-33.3	—	5.8
	E形	5.80	5.83	100	100	58.3~38.3	50.3~33.5	49.8	50.2	-20.0	-16.8	20
	D形	0.820	0	98.5	100	51.3~47.2	50.0~33.5	49.7	50.0	-4.08	-1.67	25
記憶 要素	G形	0.820	—	97.3~81.7	—	35.0~7.08	—	27.3	—	-27.9	—	∞
	B形	0.820	—	97.0	—	50.0~18.4	—	41.7	—	-25.0	—	∞
	E形	5.80	5.83	97.0	97.3	57.5~42.5	50.0~47.5	54.6	50.2	-15.0	-29.3	∞
	D形	-10.0	-10.0	92.5	98.3	52.5~51.6	50.0~49.5	52.8	50.0	-0.90	-0.45	∞
遅延 要素	D形	項目	遅延時間				遅延時間の温度影響				電圧変動影響	
		性能	2.75 μ s ~ 2.65 s				0	+7.5% 以内			0	
		条件	(C=500 pF ~ 1,000 μ F, R=0.1 ~ 1,000 k Ω , ER=-0.3 ~ -2.0 V)				$T_a \leq 45^\circ\text{C}$	$T_a = 50^\circ\text{C}$			電源変動 $\pm 20\%$	

注 1. 本表の特性にはトランジスタ特性のばらつきを含む。
 2. G形は一般形, B形はバイアス形, Eはエミッタ結合形, Dは差動形の略である。
 3. *印は45°C以上で利得が激減するので使用可能は40°C以下である。



第19図 トランジログ

さを1とし、OFF出力値、ON出力値およびスイッチング開始電圧の温度変化を%で表わしてある。この結果から、一般形はON出力値およびスイッチング開始電圧の温度影響が大きいので、工業用の論理要素としては実用的でない。バイアス形およびエミッタ結合形はスイッチング開始電圧のみが多少温度影響を受けるが、許容限界内にあり、十分マージンもとれるので一般的な工業用として実用できる。差動形は特性の温度影響およびトランジスタ特性のばらつき影響がきわめて小さいので、特に精度を要求される場所に有用である。また温度補償に留意すればより以上(1けた)高精度にすることができる。

トランジスタ論理要素の構造をあらわす写真を第19図に示す。これはバイアス形に属し、商品名をトランジログと称する。

7. 結 言

トランジスタ論理要素はデジタル制御素子としてすぐれた点が多いが、これを多数個使用した場合、論理動作を誤らないことが必要である。それゆえ要素の入出力特性について直流安定動作限界を示し、諸種の変動に対し安定な特性をもつバイアス形、エミッタ結

合形および差動形の論理要素を立案した。特にこれらの温度による変動について解析を行い、実験値を一般形のものと比較してあげた。その結果、一般形には実用上難点があり、バイアス形、エミッタ結合形、差動形はともに工業用として実用しうる性能をもっている。差動形は特に、特性のドリフトが小さいことを要求される場合に適する。

以上の論理要素は、すでに圧延機のデジタル制御装置をはじめ、種々の制御装置に多数個使用し、良好な成績をおさめている⁽²⁾。

終りに臨み終始ご指導ご激励いただいた日立製作所日立研究所小林部長、前川主任研究員、日立工場泉部長、松桓課長に感謝の意を表す。

参 考 文 献

- (1) 前川, 宮沢: 日立評論別冊, No. 26 (昭 33-10)
- (2) 小西, 前川: 日立評論 43 (昭 36)
- (3) 特出許願中
- (4) 同 上
- (5) 同 上
- (6) 特許出願中
- (7) J. J. Ebers & J. L. Moll: P. I. R. E., 1761 (1954)



特許第260540号

特 許 の 紹 介



盛 武 賢

ス ク レ ー パ 固 定 装 置

炭坑などにおける積込機の一部に採用されるセンタチェンコンベヤにおいては、従来プレートチェンにスクレーパを固定する場合、スクレーパ1のボス部1aにリンクプレート2およびジョイント3をはめこみ、前記三者をこれに静合する締付ボルト、ナットにより締付けて一体となし、これを連結ピン6を介してプレートチェンに固着したジョイント7に連結している。

このような従来の装置では、締付ボルトの直径の相異なる部分A(スクレーパ固定部)に締付力、せん断力、曲げ力などが集中するため、締付ボルトはA部分から破断することが非常に多い。また、締付ボルトの小径部4aはスクレーパのボス部に設けたボルト孔1bに静合するため、その孔の加工は容易でないなどの欠点がある。

この発明はその欠点を除くために、リンクプレート2に凸部2aを設け、その凸部をスクレーパのボス部1aに設けた凹部1cにはめこんでリンクプレートとボス部とをこの一箇所で静合させ、また締付ボルトの小径部4aとボス部のボルト孔1bとの間に適宜の間隙を有するようになったものである。

この発明によれば、締付ボルトの小径部はせん断力および曲げ力の作用を受けるおそれが全然なくただ締付力を受けるだけであるから、締付ボルトのA部における切断は防止される。また、ボス部のボルト孔と締付ボルトとを静合させる必要がないから、その孔の加工は容易となり製作費も安くなる。

(野 村)

