

電子交換機論理機能のシミュレーション・システム

Logic Simulation System for Electronic Switching Equipment

菅野文友* 今出英雄**
Fumitomo Kanno Hideo Imade

要 旨

日本電信電話公社 電気通信研究所を中心として、交換機メーカー4社（日本電気株式会社、沖電気工業株式会社、富士通株式会社、株式会社日立製作所）が共同研究中の電子交換機の開発に際し、開発能率向上を目的として、その中央処理装置の方式上および論理設計上の誤りを検出するため、HITAC 5020による、論理機能のシミュレーション・システムを開発した。本システムは高速化と大容量化のため、約2万素子のシミュレーションを5~10秒/クロックで行なった。また15種類の入力条件について、並列処理を行なった。これらに加えて、機能ブロックを論理式によって記述したものを、そのまま翻訳してシミュレーションする、論理機能記述言語も備えている。本システムは電子交換機の開発に多角的に活用され、その有用性が確認された。本稿はシステムの根幹であるシミュレーション方式についてその概要を述べる。

1. 緒 言

現在、日本電信電話公社 電気通信研究所を中心に、日本電気株式会社、沖電気工業株式会社、富士通株式会社および株式会社日立製作所の交換機メーカー4社の共同研究として、電子交換機の実用化研究を推進中であり、すでに、室内実験用 DEX-1 電子交換機、現場試験用 DEX-2 電子交換機が開発された。

電子交換機の開発に際しては、設計から稼働にいたるまでの開発作業の能率化と開発線表の厳守を目的として、大形電子計算機 (HITAC 5020) による、いくつかの設計自動化がなされた。

論理シミュレーション・システムもその一環として、電子交換機の中核部分である2~3万個の素子数をもつ、中央処理装置の設計業務の能率化のため開発された。このように大規模な論理装置の開発における、方式設計時および論理設計時のチェックを人手で行なうことは、膨大な工数を要し、また全体にわたる種々の機能のじゅうぶんなチェックを行なうことは不可能に近い。

この論理シミュレーション・システムは方式設計時に機能ブロックを論理式として記述したデータを入力データとしてチェックし、さらに、それらの機能の確認された部分について、論理設計の各素子単位の論理データに置き換えてゆき、金物の製作、調整工程と並行して、論理ミスの摘出と金物のテスト・プログラムの作成を行なうことを目的としている。

なお、本シミュレーション・システムは、LSS-6 (Logic Simulation System-6) と称し、その基本的思想は電話料金処理システム (CAMA) の開発時に活用されたもの⁽¹⁾をはじめとし、それに数次の改良を加えてきた LSS-4⁽²⁾に基づいているが、本システムでは、これらに大幅な機能追加を行なっている。その特長は次のとおりである。

- (1) 複数個 (15 バッチ) の初期条件に対するシミュレーションを並列に行なうことができる。
- (2) シミュレーション可能な素子数は約 20K 程度である。原理的には 32K まで可能である。
- (3) シミュレーションの実行制御のための言語 (マクロ命令) は 63 種あり、それにアセンブラ言語を混用することができる。
- (4) 論理記述用言語の翻訳機能を持ち、入力データとして素子単位の論理データのほかに、論理式の論理記述用言語で論理構成をマクロに記述することができる。

2. 概 要

2.1 機能概要

本論理シミュレータへの論理情報の入力方法は二とおりある。

- (1) 方式設計時に機能ブロック・レベルで論理仕様を論理記述言語にしたがって、記述した論理構成データ。
- (2) 論理設計によって作成される、各論理素子レベルでの接続状態を表わす論理データ。

これらの入力データによ

る、論理シミュレーション手順を示したのが図1である。

論理素子レベルのシミュレーションの場合は、

- (1) 論理回路情報として、シミュレータに入力するデータのチェック、データの変更、追加、削除および論理データ、ファイルのメンテナンスを行なう。
- (2) 論理データをシミュレーションできるデータに変換し、素子の接続状態に合わせて分類する。また、これらのデータを本論理シミュレータでは HITAC 5020 の機械命令に翻訳する。
- (3) 命令形式に翻訳したデータを使用して、シミュレーションを行なう。シミュレーションの実行制御は論理シミュレーション用マクロ命令によって行なわれる。
- (4) シミュレーション実行のための初期条件は、シミュレーション用マクロ命令により、任意の時点で任意の素子にセット、リセットしたり、タイム・チャートで与えたり、シミュレータ内の擬似メモリ内にテスト、プログラムとして与えたりすることができる。
- (5) シミュレーションの結果はシミュレーション用マクロ命令によって、シミュレーション実行時、または実行後に編集して取り出される。

以上の操作に加えて、機能ブロック・レベルのシミュレーションの場合は

- (1) 論理記述言語で記述された、論理構成データを分解し、論理演算、算術演算、シフト演算などの処理ルーチンにリンクするための機械命令および引数に翻訳する。




図1 論理シミュレーション手順

* 日立製作所ソフトウェア工場 工学博士

** 日立製作所ソフトウェア工場

表1 適用計算機システム(HITAC 5020)の最小機器構成

機器名称	数	備	考
処理装置 (65 K 語)	1 式	HITAC 5020	32 ビット/語
磁気ドラム記憶装置	8 台	65 K 語/台	H-179A
磁気テープ装置	8 台	120 K 語/台	H-3485
カード読取機	1 台	600 枚/分	H-329
カードせん孔機	1 台	200 枚/分	H-334
ラインプリンタ	1 台	1,000 行/分	H-333

表2 4入力AND回路の翻訳プログラム

順序	操	作	HITAC-5020 アセンブラ言語による翻訳プログラム	状態の変化状況
1	素子Bの状態の1の補数をとる。		CS r1, B	11001
2	素子Dの状態の1の補数をとる。		CS r2, D	11101
3	1と2のビット単位の乗算		MB r1, r2	11001
4	素子Aの状態と3をビット単位の乗算		MB r1, A	01001
5	素子Cの状態と4をビット単位の乗算		MB r1, C	00001
6	5を素子Eの状態表にセット		T r1, E	00001

注1. CS : CLEAR SUBTRACT
MB : MULTIPLY BITWISE
T : TRANSFER

注2. r1, r2 はレジスタ

(2) 前項(2)で作成された、翻訳データと合わせて、前項(3)の処理を行なう。

論理データと論理構成データを混合して、シミュレーションすることもできるし、おのおの単独であってもさしつかえない。

2.2 適用計算機システム

適用計算機システム、HITAC 5020の最小機器構成は表1に示すとおりである。

3. シミュレーション方式

3.1 並列処理

論理シミュレーションにより、論理ミスが検出されると、論理データに修正を加え、さらにシミュレーションを行なうが、このサイクリックな操作に要する時間、すなわちターン・アラウンド・タイムの大きさが論理シミュレーションの効果を大きく左右する。


本シミュレータでは、ターン・アラウンド・タイムを小さくするため、同一論理に対し、相異なる15種類の条件についてのシミュレーションを、1種類の条件で行なうと同じ時間で、行なうことができるよう考慮した。

図2に示すAND回路の例で基本的な方法を説明する。各論理素子の状態表を図2のように1素子に対して、コアメモリ1語(32ビット)を割り当て、1語の先頭から15ビットをクロックnの状態表、右半語の先頭から15ビットをクロック(n+1)の状態表とする。フリップ・フロップなどの記憶論理はクロックnの状態表の値を入力とし、出力をクロック(n+1)の状態表に入れ、一般論理は過渡的な値のみを必要とするため、クロックnの状態表の値でシミュレーションを行ない、結果をクロックnの状態表に入れる。このようにして1素子当たり、15種類の状態表を確保している。

図2の4入力AND回路をシミュレートするための翻訳プログラムの実行順序およびその状態の変化状況は表2に示すとおりである。表2のように、素子の機能および入力名から、アセンブラ言語に翻訳し、それを実行することにより、15種類の条件に対するシミュレーションを行なうことができる。なお、状態表の最下位を1にしてあるのは1の補数をHITAC 5020の一命令で実行するためである。


3.2 翻訳プログラム形式

論理シミュレータでは一般に解釈形式と翻訳形式があるが、本シミュレータではシミュレーション速度の観点から翻訳形式を採用している。



	15ビット					1	15ビット					1	
素子A	0	1	0	0	1		1						1
素子B	0	0	1	1	0		1						1
素子C	0	0	1	1	1		1						1
素子D	0	0	0	1	0		1						1
素子E							1						1
	クロックnの状態					1	クロック(n+1)の状態					1	

図2 4入力AND回路と素子状態表



翻訳形式	セット・リセット形フリップ・フロップ・サブルーチン
CA r1, A	CA r3, r1
MB r1, B	CA r4, r2
CS r1, r1	MB r3, r4
CA r2, C	JNH r3, ERROR
MB r2, d	CS r1, r1
CS r2, r2	CS r2, r2
MB r1, r2	CS r3, F
CS r1, r1	MB r3, r1
CA r2, E	CS r3, r3
MB r2, F	MB r2, r3
CS r2, r2	VCA r2
CA r3, G	F))16,5
MB r3, H	注 CA : CLEAR ADD
CS r3, r3	CS : CLEAR SUBTRACT
MB r2, r3	MB : MULTIPLY BITWISE
CS r2, r2	JS : SUBROUTINE JUMP
JS FFSR	JNH : JUMP ON NON ZERO
セット・リセット形サブルーチンにリンク	VCA : VARIABLE LENGTH CLEAR ADD

図3 セット・リセット形フリップ・フロップの翻訳形式

(1) 素子レベルの論理データの翻訳形式

本論理シミュレータで取り扱うことのできる基本論理回路は次の11種で、同期式論理回路にも適用できる。

- (a) セット・リセット形フリップ・フロップ
- (b) セット・優先形フリップ・フロップ
- (c) AND 論理
- (d) $\bar{O}R$ 論理
- (e) NAND 論理
- (f) $\bar{N}O\bar{R}$ 論理
- (g) コレクタ共通論理
- (h) 外部端子
- (i) ケーブル・ドライバ
- (j) 出力端子
- (k) キー, キー・レシーバ

これらのうち、AND 論理の翻訳形式については、3.1 で述べたが、(c)~(k)もほぼ同様の処理を行なう。フリップ・フロップについては図3に示すように、セット側入力値とリセット側入力値を求め、それらの情報を持って、サブルーチンにリンクし、セット側入力とリセット側入力とともに1となるエラー条件のチェックと、結果の記憶を行なうことにより、共通化による翻訳プログラムの節約を行なっている。

(2) 機能ブロック・レベルの論理構成データの翻訳形式

機能ブロック・レベルの論理構成データの場合、翻訳形式と解釈形式の混合形式であり、GÔ TÔ ステートメントや CÔNTINUE ステートメントの場合は、アセンブラ言語一命令に翻訳するが、一般の演算ステートメントの場合は、演算子ごとに次の3種類のルーチンにリンクする。

(a) ロード・ルーチン

ステートメントの被演算項を演算バッファに転送するルーチンで、被演算項の種類(論理項, 算術項など)により2種ある。

(b) 演算ルーチン

ステートメントの演算子により、ロード・ルーチンで転送された演算バッファ内容と演算項の演算を行なうルーチンであり、演算子に対応して、17種ある。

(c) ストア・ルーチン

演算ルーチンで演算された結果を演算バッファから、中間結果格納場所、またはレジスタに格納するルーチンで、演算項に対応して2種ある。

これらのルーチンは各ルーチンへのリンケージ命令と引数により構成している。引数としては、項の種類(レジスタ名, 中間変数名, 素子名), 項のアドレス情報, けた指定の方法(下位と上位のけた指定が, 数値かレジスタかの表示子), 上位と下位のけた数などである。

3.3 レベル・ソート

論理データおよび論理構成データは3.2で述べたように翻訳するが、これに先だて、翻訳プログラムの実行を論理回路の接続状態に合わせておく必要がある。

機能ブロック・レベルの論理構成データの場合、論理記述言語で記述した順序で実行するので問題ないが、素子レベルの論理データの場合、各データは素子ごとに個別のデータであるため、素子の接続状態に合わせて配列し直さなければならない。

配列方法はフリップ・フロップ、外部端子、ケーブル・ドライバ




図4 擬似メモリの処理

(クロックのみの入力)の記憶機能を有するか、またはそれに準ずる機能を持つ素子を原点とし、レベル0とする。さらにレベル0の素子を入力とする素子を全論理データから抽出し、レベル1とする。次にレベル0, 1の素子を入力とする素子を抽出し、レベル2とする。このような方法で全論理データをレベル付けし、抽出データがなくなるまで、この操作を繰り返す。その結果、抽出されずに残った素子があると、その素子はほかの素子との接続状態が定義されていな




図5 シミュレーション実行制御マクロ命令関連図

表3 マクロ命令機能一覧

分類	機能分類	マクロ命令	機能	分類	機能分類	マクロ命令	機能	
オンライン シミュレーション用 マクロ (32種)	制御	RAISECL	クロック・カウンタの値を1ずつ増す。	オフライン シミュレーション用 マクロ (11種)	データ作成	READIST	初期入力条件データを編集し、初期入力ファイルを作成する。	
		SETCL	クロック・カウンタに値をセットする。			READPSC	印字素子指定データを編集し、印字指定ファイルを作成する。	
		SETES	指定エレクトロニクス・スイッチのセット、リセットを行なう。		印刷	PRINTCX	出力ファイルから状態変化素子の印字をする。	
		TESTCL	クロック・カウンタの値を調べ、条件によって実行順序を変える。			PRINTEI	出力ファイルから COMPARE によるエラー素子名を印字する。	
		TESTES	指定エレクトロニクス・スイッチの状態を調べ条件によって実行順序を変える。			PRINTHC	出力ファイルから素子状態の水平型タイムチャートを印字する。	
		TESTRG	指定レジスタの状態を調べ、条件によって実行順序を変える。			PRINTIN	出力ファイルから素子状態1の素子名を印字する。	
		TESTST	指定素子状態表を調べ、条件によって実行順序を変える。			PRINTIX	DUMPIXで出力された内容素子状態をタイムチャート形式に印字する。	
	初期設定	CLEARRG	指定レジスタをクリアする。		PRINTPM	出力ファイルから擬似メモリの内容を印字する。		
		CLEARST	素子状態表をクリアする。		PRINTRB	DUMPRG で出力されているレジスタ内容を印字する。		
		RESET	指定素子の状態表を0にする。		PRINTRG	出力ファイルからレジスタ内容を印字する。		
		SET	指定素子の状態表を1にする。		PRINTTC	出力ファイルから素子状態を垂直型タイムチャートを印字する。		
		SETIST	磁気テープ内の「READIST」で作成した初期条件を状態表にセットする。	制御	BEGINSM	シミュレーション実行開始処理をする。		
		SETRG	指定レジスタに指定情報をセットする。		ENDSM	シミュレーション終了処理をする。		
		SETSA	読み込まれた擬似メモリ・データのスタート・アドレスを指定する。		EXECUTE	アセンブラ言語のプログラムとのリンケージを取る。		
	データ読込	READPM	擬似メモリ内にデータを読み込む。		HALT	一時停止する。		
	シミュレーションの実行	SIMUL	素子レベルの論理データの翻訳プログラムを実行する。		JUMP	指定アドレスにジャンプする。		
		SIMULRG	機能レベルの論理構成データの翻訳プログラムを実行する。		REPEAT	指定ルートについて指定回数繰り返す。		
	転送	CONVERT	レジスタ、外部端子群と素子状態表の間で情報転送を行なう。		データ読込	READC	カード読み込み領域に1枚のカードを読み込む。	
		MOVEST	素子状態表のクロックnと(n+1)の間で情報転送を行なう。			転送	BTOD	2進データを10進に変換する。
		TRANSPM	レジスタ外部端子群と擬似メモリ間で指定レジスタ情報による起動で情報交換を行なう。				DTOD	10進データを2進に変換する。
	TRANSRG	指定レジスタ間で情報転送を行なう。	SEND		字単位にデータの転送をする。			
	印刷	PRINTOP	擬似メモリ内容を印字	SENDC	指定文字を転送する。			
		PRINTOR	指定レジスタ内容を印字	印刷	LINEFD	指定行だけ改行する。		
		PRINTST	指定素子内容を印字		PAGEFD	指定ページだけ改ページする。		
		STLOOK	指定素子内容をタイムチャート形式で印字		PRINT	指定領域情報の印字する。		
		STPRINT	素子状態表の指定範囲を印字	磁気テープ出力	DUMPCPF	チェック・ポイント、ダンプを取る。		
	磁気テープ出力	DUMPAS	素子状態表を出力ファイルに出力する。		BATCHLM	指定ラベルのマクロ命令のバッチ名を指定順序で変更する。		
		DUMPIX	印字素子ファイルに指定された素子について出力ファイルに出力する。		BATCHOM	次のマクロ命令のバッチ名を変更する。		
		DUMPPM	擬似メモリの内容を出力ファイルに出力する。		PRINTBF	プリント領域に任意文字をセットする。		
		DUMPRG	指定レジスタ内容を出力ファイルに出力する。	SUBBEG	サブルーチン開始マクロ			
	その他	COMPARE	素子状態表のクロックnと(n+1)の指定範囲を比較し、異なる素子を出力し実行順序を変える。	その他	SUBEND	サブルーチン終了マクロ		
		DEF	レジスタ、外部端子群を素子群と対応して定義する。					
				共用マクロ (20種)				

いものであり、誤りである。また、素子の遅延時間の許容レベル内にはいらぬものがあるれば、これも論理ミスとして検出することができる。

このレベル・ソートでは全論理データの入力名で抽出された素子名を探索するので、テーブル・ルックアップ方法では、膨大な処理時間を要する。そのため、本論理シミュレータでは、素子名を乱数化し、それをアドレスとして、32 K 語のテーブルに格納する方法を取ることにより、探索回数を少なくする。この方法により、約2万素子の場合の処理時間は約7分間である。

3.4 擬似メモリ

初期入力条件の状態表へのセットには、シミュレーション実行時にマクロ SET, RESETにより、直接セットする方法とタイム・チャート形式などの初期入力状態データをマクロ READISTによって、磁気テープにいったん作成しておき、シミュレーション時にマクロ SETISTによってセットする方法もあるが、並列処理の場合、能率が悪いことと、テスト用プログラムから、初期入力状態表データに変換する作業量が非常に大きいことにより問題がある。そのため、擬似的にメモリを磁気ドラム上に設け、命令形式のデータをマクロ READPMによって読み込み、これを初期入力条件でセットする方法を取っている。擬似メモリの処理方法は図4に示すとおり

である。

(1) 擬似メモリの種類および容量は次のとおりである。電子交換機のメモリ1語を HITAC 5020 の1語に対応させ、ドラム内に各15バッチ分確保する。

メモリ 4,096 語×15バッチ

入力装置用 16語×16スタック×15バッチ

入力装置用は論理装置に接続される入力装置の擬似に使用される。

(2) 外部端子群およびレジスタ類はマクロ DEF で状態表内の各素子と対応して定義される。

(3) 擬似メモリへのテストプログラム(擬似メモリ用データ)の読み込みは、マクロ READPM で行なわれる。

(4) 外部端子群と擬似メモリとの間の情報転送はマクロ TRANSPM で行なわれ、その転送は素子状態表内の指定された同期信号によって起動し、その信号の生じた次のクロックで、指定したレジスタによって擬似メモリのアドレスが指定されるが、情報の転送は指定遅れ時間のあとで行なわれる。

(5) 素子状態表内のレジスタの状態の印字はマクロ CONVERT によって、マクロ DEF によって定義されている領域に編集しておき、これをシミュレーション実行時にマクロ PRINTOR

で行なうか、またはマクロ DUMPRG により、磁気テープに出力しておき、あとでマクロ PRINTRG により、バッチ単位に編集して印字する。

(6) 擬似メモリ内の状態の印字も、シミュレーション時にマクロ PRINTOP によって行ない、あとでバッチ単位に編集して印字する場合、マクロ DUMPPM で磁気テープに出力し、マクロ PRINTPM で出力する。

3.5 シミュレーションの実行制御

シミュレーションの実行制御は63種のマクロ命令で行なわれる。マクロ命令は大別して、シミュレーションの前処理、後処理のためのオフライン・シミュレーション用マクロ、シミュレーション実行処理のための、オンライン・シミュレーション用マクロおよびオンライン、オフライン共用マクロに分けられる。各マクロの機能を表3に示す。また各マクロの関連を図5に示す。

3.6 機能ブロックの論理記述言語

(1) 論理構成の記述のための、固有名としては、素子名、レジスタ名、サブレジスタ名、関数名、フォーミュラ・パラメータ名およびラベル名を使用することができる。

(2) レジスタは一般にけた指定をして使用される。

ABC (N 1 / N 2)

ここで、ABCはレジスタ名、N 1とN 2はけた指定なしのレジスタ、または10進の整数である。

(3) 定数には、算術定数と論理定数がある。

(4) 算術式の算術項は素子、レジスタ、関数あるいは算術定数のいずれかである。また、算術演算子としては、加減乗がある。

(5) 論理式の論理項は素子、レジスタ、関数あるいは論理定数のいずれかである。また論理演算子としては、否定、論理積、論理和、Module 2 Sum がある。

(6) けた移動演算子は、一般けた移動およびサーキュラについて、左右の計4種がある。

(7) 比較式の比較項は、素子、定数、あるいは、けた指定なしレジスタのいずれかで比較演算子は6種ある。

(8) 演算式の右辺には、条件付きとそうでないものがある。条件付演算式は次の例のとおりで、比較式が成り立つとき、演算式を実行する。

=演算式 IF (比較式)

=演算式 IF (比較式)

=演算式 IF (比較式)

(9) 演算式の左辺には遅延して実行する表示がある。記述例は次のとおり

AAA 1 (AAA 2/8) ;10=演算式

演算式を実行後、10クロック以後、初めて実行される時、レジスタ AAA 1 のAAA 2 で示すけた位置からけた位置 8 に結果が移される。

(10) ステートメントには、G0 T0 ステートメント、IF ステートメント、CONTINUE ステートメントおよび前述の演算ステートメントがある。

(11) 宣言には、レジスタ、サブレジスタおよび関数の宣言がある(表4参照)。

(12) いくつかのステートメントをまとめて、ステートメントグループとして定義し、マクロ SIMULRG で実行する(表4参照)。

表4 論理構成の記述例

Table with columns: C (Label), 11, 12, 13 (Statement), 72, 73, 75, 76, 80 (ID/Line No). Rows show examples of TRANSLATE REGISTER, RKKK REGISTER, SUBREGISTER, NAND2, NAND3, SUM, XXYY STATEMENT, and YYXX STATEMENT.

4. システム構成と処理の流れ

4.1 構成

論理シミュレーション・システムの構成およびその機能を表5に示す。全体のステップ数は約50,000ステップである。

4.2 シミュレーション処理

シミュレーションを行なう場合の処理手順を図6に示す。論理装置の方式設計時、または終わった時点で、機能ブロックを論理記述言語で記述した論理構成データを作成する(図7参照)。これらのデータは、TRANSLATION ジョブによって、レジスタ名称やけた指定などについての、論理構成上の誤りや文法上の誤りのチェックを行ない、アセンブラ言語の翻訳プログラム・ファイルを作成する。一方、方式設計上の問題点について、どのようなシミュレーションを行なうかを考慮し、シミュレーション実行制御プログラムをシミュレーション用マクロ、または必要な場合には、アセンブラ言語を混用して作成する。図8はフローチャートの一例を示したものである。これらは、ASSEMBLE ジョブによって、アセンブラ言語におとされる(図9参照)。実行に先だって、テスト・プログラムを作成し、擬似メモリ・データとする。シミュレーション実行制御プログラム・ファイルおよび翻訳プログラム・ファイルによってシミュレーションを行なう。図10はシミュレーション実行後、マクロ PRINTRB によって、各レジスタ内容を印字した結果である。これらの結果によって、方式設計段階の誤りを摘出し、論理設計に移

