サイリスタ応用特集

si.

大容量サイリスタとその応用
交流電動機のサイリスタ制御
高速度サイリスタとチョッパ制御67
最近の汎用サイリスタ,ダイオードとその応用
家庭電気品へのサイリスタの応用



U.D.C. 621.314.63.07: 621.382.333.027.5

超高耐圧サイリスタ

Ultrahigh Voltage Thyristors

亀	井	達	弥*	小	Л	卓	<u></u> =**
	Tatsuya I	Kamei			Takuzô	Ogawa	
守	田	啓	***	和	島	幸	***
	Keiichi M	Iorita			Kôichi	Wajima	

要

旨

応用分野の拡大に呼応してサイリスタの高耐圧大容量化への動きが最近とみに活発になっている。本文では 超高耐圧大電流サイリスタの設計方法および定格の設定方法について検討し,高耐圧化に伴う諸問題点および その解決策について論ずるとともに,新たに開発した4kVないし10kVの超高耐圧サイリスタの諸特性を紹 介する。

1. 緒 言

現在,高耐圧大電流のサイリスタは電気車両の直流電動機制御, 圧延機用電動機の制御用電源あるいは化学工業用直流電源など重化 学工業に広く用いられている。さらに最近では直流送電系統の変換 装置あるいは静止スイッチ,しゃ断器など超高圧大電流の分野にも サイリスタを応用しようとする試みが盛んになっている。

このような大容量変換装置では多数のサイリスタ素子を直並列に



接続して使用しなければならないが,個々の素子の変換容量を大き くし,使用する素子数を少なくしたほうが,装置全体の信頼性およ び経済性の両面から見て有利であると考えられる。現在,これらの 応用分野で主として使われている素子は2.5 kV,400A 定格である が,上述の理由からさらにサイリスタ素子を高耐圧大容量化するこ とが望まれている⁽¹⁾。

われわれはこのような背景のもとにサイリスタの高耐圧大容量化 について検討を続けてきた結果,4kVないし10kVの超高耐圧サ イリスタを相ついで開発することに成功した。本文では超高耐圧サ イリスタの設計概念,素子の製作方法および主要な電気的特性につ いて述べる。

> 2. 記 号 A: 定 数 *C*: 定 数 D: 両極性拡散係数 D_E: エミッタ層の小数キャリアの拡散係数 J: 電 流 密 度 $J_B: qDN_E \tanh (W/2L)/L$ $J_E: q D_E N_E/L_E$ *K*: 定 数 k: ボルツマン定数 L: 両極性拡散長 LE: エミッタ層の小数キャリアの拡散長 *M_p*: ホールのなだれ増倍係数 N_E : エミッタ層の不純物濃度

図1 超高耐圧サイリスタ

q :	素電荷
T_J :	接 合 温 度
t_d :	ターンオン時の遅れ時間
t_{on} :	ターンオン時間
t_{off} :	ターンオフ時間
V_B :	pn 接合のなだれ降伏電圧
V_{BO} :	サイリスタのブレークオーバ電圧
V:	逆 電 圧
V_F :	順電圧降下
W :	等価ベース幅
W_n :	$n \prec - $ ス幅
x_n :	nベース側の空間電荷層幅
ρ_n :	nベース層の抵抗率

3. 超高耐圧サイリスタ設計の理論

サイリスタの電気的特性は阻止電圧,電流容量およびスイッチン グ特性の三者で代表されるが,これらはいずれも素子の接合部の構 造と密接に関連しており,ためにほかの特性を変えずに一つだけを 改善するということは困難である。したがって高耐圧化しようとす る場合にもある程度ほかの特性が犠牲になることを覚悟しておく必 要がある。すなわち,サイリスタの阻止電圧を高くするにはそのn ベース層を厚くする必要があるが,これは接合内部のキャリアの輪 送過程に影響し,ターンオン時間および順電圧降下の増加をもたら す。この影響を少なくするにはnベース層の小数キャリアの寿命を 長くすることが有効であるが,そうすると今度はターンオフ時間が

	n:	定	数	
	n_i :	真性半導	体でのキー	マリア濃度
	P:	許容順損	失密度(3	平均値)
¢	日立製作所	所日立研究	所	
*	日立製作所	斤日立研究	所 理学博	土
**	日立製作所	斤日立工場		

増加する。

- 49 -----

サイリスタを高耐圧化する場合にはこれらの事情を考慮して,用 途に応じた電圧定格を設定する必要がある。ここでは,まず高耐圧 サイリスタの性能を表わす指数が変換容量,すなわち阻止電圧と電 流容量の積で与えられるとして議論を進め,スイッチング特性につ いては後で述べることにする。 254 昭和45年3月 日 立

評 論

第52卷第3号



図2 サイリスタのブレーク オーバ電圧の計算値

3.1 阻止電圧

サイリスタの阻止電圧は逆バイアスされた中央接合の空間電荷層 におけるなだれ増倍過程と、nベース層における小数キャリアの輸 送過程によって決定される。すなわちブレークオーバ条件は次式で 与えられる⁽²⁾。

 M_{p} , x_{n} はいずれも $n \prec -$ ス層の抵抗率 p_{n} および印加電 EVの 関数であり次式で近似できる。

(7 a)式の右辺の括弧内の各項はそれぞれ接合部,ベース層および エミッタ層の電圧降下に対応する。(7)式を計算する場合に D, L はそれぞれ注入レベルおよび温度に依存する量であり,見掛けより も複雑であることを注意しておく。図3は300°K,200 A/cm²にお ける W/L と V_Fの関係を示したものである。電流密度は方程式

$$x_{n} = K(\rho_{n}V)^{\frac{1}{2}} \dots (2)$$

$$M_{p} = \left(1 - \left(\frac{V}{V_{B}}\right)^{n}\right)^{-1} \dots (3)$$

$$V_{B} = C\rho_{n}^{\frac{3}{4}} \dots (4)$$

(1)式に(2),(3),(4)式を代入し,さらに高耐圧サイリスタで はブレークオーバ電圧付近では有効ベース幅はかなり小さくなるか ら, $W_n - x_n \ll L_p$ と仮定すると,次の(5)式が得られる。

(5) 式を pn で微分することにより pn に対する V の最大値 VBO を 求めると

$$V_{BO} = AL_p^{-\frac{8}{7n}} W_n \frac{6n+8}{7n} \dots (6 a)$$
$$A = \left(1 + \frac{4}{3n}\right)^{-\frac{6n+8}{7n}} \left(\frac{3\sqrt{2}}{4}n\right)^{-\frac{8}{7n}} K^{-\frac{8}{7}} C^{\frac{4}{7}} (6 b)$$

が得られる。 したがって p_n を最適となるように選べばブレークオ ーバ電圧は L_p の $-\frac{8}{7n}$ 乗および W_n の $\frac{6n+8}{7n}$ 乗に比例する。 K, C, nにそれぞれ計算値を用いて(6)式をプロットすると図2が 得られる。

3.2 電 流 容 量

電流容量は順方向損失による接合温度上昇が規定の値以下でなければならないという要請から決められる。しかし接合温度上昇は外部の冷却条件にも左右され問題が複雑になる。ここでは簡単にカソードの単位面積あたりの順方向損失が許容順損失密度Pとなる電流密度から電流容量を求めることにする。素子の電流定格や外部の冷却条件に応じてPを適当に定めることにすれば一般性は失なわれ

3.3 変換容量

(6)と(8)式から接合の単位面積あたりの変換容量をWとLの関数として求めることができる。さらにこの値が最大になるようにLを定めれば最終的にはWだけ(あるいは,WとVBoは(6)式により一対一に対応するからVBoだけ)の関数となる。このようにして得られた値に接合面積を掛ければ求める阻止電圧と性能指数である変換容量の関係が得られる。ただし、この際阻止電圧が高いサイリスタほど有効接合面積が小さくなることに注意しなければならない。

半導体素子では接合内部よりも接合が表面に露出した部分でブレ ークダウンすることが多い。したがって高耐圧化するためには内部 の耐圧よりも沿面での耐圧を高くしておかなければならない。この ため通常図4に示すような表面成形(surface contouring)を行な い沿面距離を延ばし,沿面電界を下げている。シリコン板が厚くな るほどこの成形に要する面積が大きくなり,有効面積が小さくなる のである。サイリスタの高耐圧化にあたってはこの点にじゅうぶん 注意して沿面形状を選ばなければならない⁽⁶⁾。

図5は直径40mmのシリコン板に対し, P=400 W/cm²として 計算した性能指数(変換容量)を示したものである。この条件では阻 止電圧10ないし11kVで性能指数が最大となり,大容量変換装置 にはこの程度の阻止電圧のサイリスタ素子を用いるのが有利である といえそうである。しかし,性能指数最大となる阻止電圧はPの値 によって変化することに注意しなければならない。 電力回路では短絡などの事故時には定常時の数十倍に及ぶ過電流 が発生する。保護装置との協調上,サイリスタには定格平均順電流 の約20倍の1サイクル過負荷耐量が要求されるのが普通である。 サージ耐量を考慮するとPは図5の算出に用いた値よりずっと大き くなる。図5のピーク位置もこれに応じて低電圧側に移動する。

ない。

サイリスタの順電圧降下については小川⁽³⁾,大塚⁽⁴⁾,Kokosa⁽⁵⁾氏 らが論じているが,ここではサイリスタを実効ベース幅W,実効拡 散長Lの対称形 pin ダイオードと等価であると仮定する。 高導通 状態における順電圧降下は次式のように表わすことができる。



3.4 スイッチング速度

サイリスタは小数キャリアの輸送過程に支配される素子であるか ら、ベース幅が厚くなるほど過渡応答時間が長くなる。ターンオン 時間はキャリアの走行時間に関係するゆえ、ベース幅の2乗に比例 すると考えられる。一方ターンオフ時間は導通状態の間にベース層 内に蓄積されていたキャリアが外部へ流出する時間と、逆阻止機能 が恢復し内部のキャリアが減衰する時間に分けられるが、通常後者 がずっと長い。結局、キャリアの寿命に依存することになる。

図3に見られるように W/Lをあまり大きくすると順電圧降下が 急増するから,いま W/Lを一定にするものと仮定する。(6 a)式で $L_{\rho} \propto W_n$ とすると L_{ρ} は V_{BO} の % 乗に比例するという結果にな る。したがってターンオフ時間は阻止電圧の % 乗に比例するとい う結果になる。スイッチング時間は回路条件や接合温度などで大幅 に変わるが,いずれにせよ耐圧の高い素子ほどスイッチングは遅く なるから,用途によってはスイッチング時間によって阻止電圧の上 限が決ってしまうことがある。したがって素子の最適な阻止電圧は 用途に応じて決定されるべき性格の値であると言える。しかし,後 述するようにサイリスタのスイッチング特性はベース層の厚さだけ でなく,半径方向の構造によっても大幅に改善することができるか ら,4 kV 以上の超高耐圧サイリスタでもじゅうぶん広範囲の分野 で応用することが可能である。

4. 製作方法

pnpn 接合を製作するには拡散合金法,全拡散法などが考えられ,それぞれ一長一短がある。新しい素子を開発するにあたっては与えられた仕様を満たすのにもっとも適した製法を選ばなければならない。超高耐圧サイリスタの製作方法に課せられる条件は三つある。まず,前節で述べたように小数キャリアの寿命をじゅうぶん長

ども自由に変えることができる。また,拡散とゲッタリングのプロ セスを適当に組合せることによりキャリアの寿命を長くすることが できる。熱処理前のシリコン板や治具類の処理を注意深く行なって 汚染を避け,特殊なゲッタリング処理を施すことにより,素材にお ける寿命をほとんど損なわずに *pnpn* 接合を形成することが可能と なる。

拡散の温度時間を制御することにより, 各層の厚さ, 不純物分布な

先に述べたように高耐圧化のためには接合の沿面形状に注意する 必要がある。検討の結果図4に示したような沿面形状では4kV以 上の素子に適用した場合に,順阻止電圧が逆耐電圧に比べてずっと 低くなること,沿面成形によるシリコン板の面積損が大きいこと, などの欠点が見いだされた。このため形状および表面処理法などを 検討した結果,新たに SBC (symmetrical blocking contour)法 を開発した。この方式の採用により,電流容量をあまり減らさない でも,10 kV あるいはそれ以上の電圧まで,順逆両方向とも図2の 理論値どおりの阻止電圧を得ることができるようになった⁽¹⁰⁾。

図7は10kVサイリスタの阻止特性を示したものである。

このようにして製作した接合部をユニットセル形パッケージに収納し,素子の上下両面から熱放散を行なわせるようにした。図1は完成した超高耐圧サイリスタの外観写真である。 左側は4kV,右側は10kVのサイリスタである。 10kVサイリスタには二重ひだ構造のパッケージを採用し,沿面絶縁にはじゅうぶん注意してある。

5. 素子の電気的特性

5.1 阻止電圧

----- 51 -----

図8は4kVサイリスタの阻止電圧の温度依存性を示したものである。また図9は10kVサイリスタの阻止電圧の温度依存性を示したものである。

く、かつ精密に制御できることである。第2に pnpn 各層の厚さお
よび不純物濃度を正確に、かつ均一に制御できることである。第3
には半径方向の構造を自由に製作できることである。高耐圧サイリ
スタでは dv/dt 耐量および di/dt 耐量なども耐圧に見合って大きく
しておかなければならない。このような動特性を改善するにはカソ
ード、ゲートなどの構造をくふうするのが有効である。たとえば、

5.2 導通特性
図10は4kVサイリスタの順導通状態における電流一電圧特性
を室温および125℃について示したものである。10kVサイリスタ
では順電圧降下は4kVサイリスタに比べるとやや大きくなる。
5.3 ターンオン特性
サイリスタを直列接続して使用する場合,直列素子の間でターン



図 11 4 kV サイリスタのターンオン時間の ゲート電流依存性



 (縦軸:電圧 500 V/div) 横軸:時間 1 µs/div
 図 12 4 kV サイリスタの ゲートターンオン特性







図14 4 kV サイリスタのターンオフ時間の

担が不平衡になりターンオンの遅れた素子に大きな電圧がかかるこ とになり,好ましくない。したがって遅れ時間は短いことが望まし い。また,ゲート電流への依存性,ターンオン前のアノード電圧へ の依存性が弱いことが要求される。

図 11 は 4 kV サイリスタのゲート電流とターンオン時間および 遅れ時間の関係を示したものである。ターンオン前のアノード電圧 は 2,000 V, またゲート電流の立上り時間は 0.5μ s, パルス幅は 100 μ s である。ゲート電流 0.5 A 以上では遅れ時間はほぼ飽和し,かつ素 子間のばらつきも少ない。図 12 はターンオン時の電圧波形を示し たものである。10 kV サイリスタにおいても遅れ時間は 4 kV サイ リスタとほぼ同等であり, 0.5 A 以上のゲート電流では飽和すること がわかった。

また,図13は4kVサイリスタについてゲート電流を2A一定 としてアノード電圧とターンオン時間および遅れ時間の関係を示し たものである。taはアノード電圧にほとんど依存しないことが見ら れる。

ターンオン時の導通領域の広がりが遅い素子では回路電流の立ち 上がり(*di/dt*)が速い場合にはゲート近傍に電流が集中し, hot spot を生じる。このような現象を避けるため特殊なゲート,カソード構 造を採用しスイッチングパワー耐量の増加を図り, 1,000 kW 以上の 耐量を有することが確認された。

5.4 *dv/dt* 耐量

阻止状態にあるサイリスタに急激に順電圧を印加すると、中央接 合の空間電荷層の充電電流が流れサイリスタはターンオンしてしま うことがある。このような現象を避けるため図7(a)に示すような 短絡エミッタ構造を採用した。4kV素子について室温ないし150℃ 試験を行なった結果,800V/µsの dv/dt で2,000Vまで印加しても スイッチしないことが確認された。 この dv/dt 耐量は広範囲の応 用面からの要求に対してじゅうぶん余裕のある値である。 5.5 ターンオフ特性 図14は4kVサイリスタの接合温度とターンオフ時間の関係で ある。順電流は幅数100µs 波高値2,000 Aのパルス電流である。ま

温度依存性

た,接合温度は通電前の値である。125℃以上ではターンオフ時間 が急増するが,それでも150℃で250 µs 以下であり直流送電など 速いスイッチングが必要な用途にも適していることがわかる。パル ス電流値を500A ないし2,000A まで変えて電流値への依存性を調 べたが,依存性は認められなかった。

一方10kV サイリスタではターンオフ時間はかなり長くなるの で今後ともこの点の改善が必要とされる。回路適用にあたってはこ の点検討が必要である。

6. 結 言

4 kV ないし 10 kV の超高耐圧サイリスタについて,その設計方法,製作方法および特性について述べた。電流容量,スイッチング速度などから生ずる制限を考えると,逆阻止形サイリスタの阻止電圧の上限は 10 kV 程度であると考えられる。 この限界を打破するにはさらに技術の進展が必要である。

終わりに,超高耐圧サイリスタの開発にあたり終始ご指導ご激励 をいただいた,日立製作所高木機電事業本部長,桑山日立研究所長, 浅野日立工場整流器部長,川島日立研究所第7部長およびご協力い ただいた社内の関係各位に厚く御礼申し上げる。

参考文献

- (1) Calverly, T.E., Direct Current, 1, 1, (1969)
- (2) Herlet, A., Solid-State Electron., 8, 655, (1965)
- (3) 小川, 電学誌, 87, 207, (1967)

— 52 —

- (4) Otsuka, M., Proc. IEEE, 55, 1400, (1967)
- (5) Kokosa, R. A., ibid., 1389, (1967)
- (6) Kamei, T., et al., IEE Conference Publication, 53-1, 39, (1969)
- (7) Gentry, F. E., et al., Semiconductor Controlled Rectifiers, Prentice Hall Inc., 138, (1965)
- (8) Somos, I., Piccone, D. E., Proc. IEEE, 55, 1306, (1967)
 (9) Gray, D. I., Electronics, 96, (1968)
- (10) 亀井, ほか, 電気学会東京支部大会予稿集, 483, (1969)