U.D.C. 681. 327. 66

# サイクルタイム350ns 記憶容量65kバイトコアメモリ A 65k-Bytes, 350 Cycle Time Core Memory

The design of a very high speed large capacity ferrite core memory is described. The memory has a capacity of 8192 words—72 bits (65 kB), a cycle time of 350 ns, and an access time of 150 ns. The storage elements are 15 mil low current-driven wide temperature stable cores (digit current 150 mA) and are operated in 2-wire 2D mode. A planer array structure with cores mounted on a ground plane (0.25 mm at center) and no discrete wiring between array and circuits are adopted for short drive line length and uniform transmission lines. Interactions between digit lines when the multi-digit (max 144 bits) lines are excited and digit noise recovery are treated in detail. The design criteria and operational characteristics of this memory system are presented in 17 graphs.

小田原弘造*	Kôzô Odawara
永富好照*	Yoshiteru Nagatomi
藤田満久*	Mitsuhisa Fujita

49

## 1 緒 言

- 10 h

1

7

10

- 7ª

×

24

1.3

1 100

大容量の商用コアメモリのサイクルタイムは500~1,000ns が普通で、300ns内外の高速メモリはほとんど実用されてい ない。 液冷も必要である。

(3) 半導体部品の入手困難

駆動電流が大きく,かつ高耐圧を必要とするため半導体部

そのおもな理由はコスト高にあり、原因を二、三列挙すると、

生産性の困難

高速化するためにはコアを小形化(たとえば3D方式なら 外径12 mil)せねばならず、コアが作りにくくなると同時に 編みにくくなる(1 mil = 0.0254 mm)。

(2) 発熱の困難

コアの自己発熱とマグネットワイヤの発熱が大きくなって 温度上昇が著しい(3D方式では30℃以上)。場合によっては 品が高価になる。

(4) ノイズの増大

高速化すると3D方式や2½D方式ではデルタノイズやイン ヒビット ノイズが大きくなる。その対策としてセンスブロッ クを分割するとコスト高になってしまう。

(5) 信号減衰の困難

駆動ならびにセンス系の線路長をよほど短くしないと信号 の遅延と減衰が著しくなる。

(6) 信頼性の低下



- 図 | 15ミル Li 系コアの特性 書込みパルス幅時間をパラメータとして,状態セット用電流 Ifw と反転磁束量の関係を示す。
- Fig. I Static S-curve of 15 mil Li Cores

\*日立製作所電子管事業部

3本線編み方式ではマグネットワイヤを細くせざるを得ず (直径0.04mm以下)断線しやすくなって信頼性が低下する。 などをあげることができる。したがって高速メモリを実現す るためには、できるだけ大きなコア(外径15ミル以上)を太い マグネットワイヤ(Cu心径0.05mm以上)で編み、かつコア を低電流駆動化し, 駆動ならびにセンス線路長を短くして遅 延と信号減衰を防ぎ、負荷を軽くする必要がある。そのため には2線式2D方式が最適である。

本報は8k語×72ビット(65kバイト=9ビット)の容量でア クセスタイム150ns, サイクルタイム350nsのメモリについて 述べるが、低速メモリももちろん可能である。

2線式なので外径15ミルのコアを心径0.065mmのマグネッ トワイヤで容易に編むことができる。



パーシャル スイッチングを有効に使って、ディジット電流 を150mAまで下げても、コア単体標準出力は約58mV、スイッ チング時間は55nsが得られた。

低電流でかつパーシャル スイッチングを利用しているので 温度上昇を350nsサイクルでも約7℃に押えることができる (通常の3)。

ディジットセンス系はコアを0.25mm間隔で配列したために 負荷が軽くなり、4kディジットセンスでも駆動電圧18V(通 常の約½)で立上り35nsが得られた。

おもな問題点は実装的に4k語×144ビット構成になってい るので最大144ビットが選択されたときのビット電流間干渉と、 そのS/Nへの悪影響ならびに4kビットのディジットノイズの 回復時間の遅れなどをいかに押さえるかにある。

本報ではこれらの問題点についても若干の検討を加えた。

#### コアの特性 2

3D方式では飽和磁束の80%以上を反転させるが2D方式 では50~70%しか利用しないのでスイッチングは速いが電流 変動には敏感である。したがって反転磁束量の設定が重要に なる。図1は書込みパルス幅制限法による状態セットのため の書込み電流と磁束利用率の関係を示したもので、磁束利用 率を50~70%にすると、セット電流360mAに対して書込みパ ルス幅は70~100nsとなる。

図2 メモリサイクルタイムとコアの集中選択温度上昇 特定のコ アが所定のサイクルタイムで集中的に選択されると、ヒステリシス損による発 熱が大きくなり、コア温度上昇の主因となる。たとえば、サイクルタイム 350 nsなら毎秒300万回のヒステリシスを描くことになって約7℃温度上昇する。 Fig. 2 Temperature Elevation by Hysteresis Loss vs Cycle Time

およその磁束利用率を決定したら,次は温度特性,ビット ノイズ(コアの微分インダクタンスによる)や生産変動を考 慮して部分書込み電流(Ipw)とディジット電流(Idw)の配分を 決める。まずコアの集中温度上昇は図2から350nsサイクル で約7℃であるから室温を15~30℃とみてアレー温度は15~ 40°Cである。これに生産変動を加味した電流特性は、図3に 示すとおりである。また Ipw と Idwの配分は図4によって決 めることができる。以上の方法で設定したコアの動作条件と 出力持性は表1に示すとおりである。

#### 8 メモリ装置の構成

2. で述べたスイッチングの速いコア(tp=35ns)は非常に高 い周波数成分から成っているので、大容量メモリを組むとき



### 全書込電流 Ifu (mA)

 $l_{pu} = l_{fu}$ 30-70-30(ns)  $I_{du} = 0.43 I_{ju}$ 30-70-30(ns)

15ミルコアの電流特性 標準コア出力(実線)を中心にコアのばらつきと温度変動を加味して最 図3 大,最小のUV1とDV2の電流特性を示している。標準設定全書込み電流357mAが±5%変動すると最小出力UV1= 37mVで最大出力DVz=10mVとなる。

Fig. 3 Characteristics of 15 mil Cores

 $\mathbf{50}$ 

サイクルタイム350ns記憶容量65kバイトコアメモリ 日立評論 VOL. 56 No. 3 259

は実装に注意しないと信号減衰やノイズのためにS/N比がとれなくなるおそれがある。

そこで今回の65kバイトではできるだけ全体をコンパクトな 構造にした。アレーはコアを0.25mmピッチで配列するととも に回路との接続もとかくノイズ源になりやすいワイヤリング をなくして最短距離で接続した。

a. A.

- P

- 14

- 14

- 2

145

- A

コアアレーは図5のように1枚の基板上に65kバイト分のコ アアレーとともにダイオードマトリックス,スイッチマトリ ックス,ディジットセンス系終端をすべて実装した。

周辺回路とは図6のようにコネクタ接続して、5層で65k バイトメモリ装置が構成されている。

電気的にみると8k語×72ビットを4k語×144 ビットで構成してワード系のコスト低減を図った。本方式では同時に2



Table I Characteristics of 15 mil Cores

	/	特性	電 流 (/)	立上り tr	パルス幅 <i>tw</i>	立下り tf			
条	伯	=	(mA)	(ns)	(ns)	(ns)			
	駆	ビット電流 /dw	153	30	70	30			
標	動冬	部分書込電流 /pw	204	"	"				
準	个件	読出電流 /fwn	500	"	50	"			
条	標	UV <sub>1</sub>		58 mV					
件	準 出 力	DV o tp ts		8 mV 35 ns 55 ns					
最悪条件	電	流-5%,温度15℃, 流+5%,温度40℃,	 生産変動を加味し 生産変動を加味し	た最小の UV た最大の DV	V₁ =37mV V₀ = 10mV				



語分が読み出されるが,不要な語は図7のブロックダイヤグ ラムに示したように読出し書込みデータ選択回路が働いて自 動的に再書込みしている。

ワード系は32×32のダイオードマトリックスを駆動単位とした。マトリックス単位が大きいわりにはワード電流の立上りは速く、144ビットをスイッチさせても30Vで50nsの立上り時間が実現している。

ディジットセンス系は図8に示すようにグラウンド板の両



図4  $15 \ge \mu = P$ の妨害比特性 *Ifw*を図3で決めたら*Ipw*と*Idw*(ただし, *Ifw*=*If w*+*Ipw*)の配分を決めるため、妨害比*Idw*/*Ifw*を雑音*DVz*が最小になるように決める。本図では電流変動 $\Delta = 8\%$ を加味した特性をプロットしてある。

Fig. 4 Disturb Sensitivity of 15 mil Cores

面におのおの2,048コアを配列し、ドライバ側からみると2,048 コアずつ並列に合計4,096コアを駆動するようになっている。 このようなディジットセンス系が144ビット分あって65kバイ トシステムが構成されている。

ディジット電流は18Vの定電圧源から供給され、150mAの 電流に対し立上り35nsを実現した。

ディジット電流が小さいこととおよび線路長が短いことが 高速駆動に効果があった。副次的な効果としては、消費電力 の低減(最大0.4mW/b,平均0.25mW/b)にも大幅に寄与して いる。

センス信号はディジットドライバの遠端側で検出される。 センスアンプには 4,096 個のコアから発生するディジットノイ ズも重畳しており,片側の2,048コアが"1"状態で,他方の



図 5 コアアレー図 コアアレーと周辺回路の一部の実装図で65kバイト 分のコアとダイオードマトリックス,スイッチマトリックス,ディジットセンス 終端が | 枚のAI基板上に搭(とう)載されている。

Fig. 5 Core Array

図6 65kバイトメモリ装置の構造概略図 コアアレーを中心とした メモリ装置の構成を示したもので、6枚の周辺回路がアレーを含めて5層から 成り、相互にはアレー周辺部ならびに中央部にあるコネクタで接続される。デ ィスクリート布線はない。

51

Fig. 6 Structure of 65kB Memory System

サイクルタイム350ns記憶容量65kバイトコアメモリ 日立評論 VOL.56 No.3 260

1

Æ

4 5

ji.

÷.

"Ⅰ"出力



図7 65kバイトメモリ装置の回路ブロックダイヤグラム コアアレーを中心にワード系, ディジ ットセンス系の回路ブロックダイヤグラムを示す。

Fig. 7 Circuit Block Diagram of 65kB Memory System



メモリ装置のディジットセンス系概略 図 8 ディジットセンスは グラウンド板表裏のコアを対称的に選択し,実装密度の向上を図ると同時に電 気的なバランスをくずさぬようにした。

Fig. 8 Outline of Digit and Sense Configuration

2,048コアが"0"状態の、いわゆる最悪アンバランスケース ではこれがサイクルタイムを制限する大きな要因となる。

このディジットノイズがディジット電流の立下り90%時点 から5mV以下に減衰する時間は4kセンスで160ns, 2kセン スで120nsである。

換言すると2kセンスにすればサイクルタイムはおよそ40ns 短縮して310nsサイクルタイムとなる。

#### メモリ装置の特性

65kバイトメモリ装置をエクササイザで動作テストした。図 10および図9は350nsサイクルタイムに対するAll"1"とワー







52

図9 65kバイト4kセンスメモリ装置の All "I" 出力波形 サイ クルタイム350nsで動作させたときの All"1"出力波形を示す。 Fig. 9 All "I" Output Signal of 65kB 4k Sense Memory System

図10 65kバイト4kセンスメモリ装置のワーストケースパタン出力波 形 350nsサイクルメモリの出力を3サイクル分示したもので、ディジットノイ ズは十分に収斂している。

Fig. 10 Worst Case Pattern Output Signal of 65kB 4k Sense Memory System

サイクルタイム350ns記憶容量65kバイトコアメモリ 日立評論 VOL. 56 No. 3 261



-T

- 7

÷

14.

- 1C

1

-

100

4

14

6 M

di.

30

1. 100

図|| 65kバイトメモリ装置の出力特性 ディジット電流特性を示し たもので標準設定電流条件では"Ⅰ"出力25mV強,"0"出力10mV程度である。 Fig. II Characteristics of 65kB Memory System



図13 65kバイトメモリのビット系図(表面のみ) ディジットド ライバは表基板上のコア2,048個と裏基板上のコア2,048個をパラレルに駆動し ており,図はその表側のみを図示した。

Fig. 13 Figure of Digit line Configuration of 65kB Memory

ストケースパタン出力波形を示したもので、4kコアから発生 するディジットノイズは次のサイクルの"1"出力のピーキン グ時点ではほぼ収斂(れん)していることがわかる。



図11はIpwをパラメータとしたときのIdw電流波形で、コ ア特性とアレーの減衰特性とから予想される出力よりも低出 力である。

この出力減衰に最も大きな影響を及ぼしているのは多数ビ ット(最大144ビット)に同時に"1"を書き込むときのビット間干 渉による書込み不足である。"1"を書き込むときは、各ディ ジット線に交互に順逆方向にディジット電流を流す。図12は



図14 ビット系多導線系の断面図 グラウンドに対するビットライン の配置状況を示した。

Fig. 14 Cross Section of Multi-bitlines of Memory



隣接選択ビット数を増したときに注目するディジット電流波 形の変化を示したもので、逆方向電流は図12(c)のようにほと んど影響がない。しかし同一方向のディジット電流は干渉効 果がきいて、隣接ビット選択数nを増加するとIdw立上り部 の波形が変化する。n=1, 16, 32, 48, 144 について図12(b)に 示したが、n=16~32まで変化があるがそれ以上はきかない。

#### 5 ディジット電流の相互干渉

4. で述べた多導線系の相互干渉については古くから多くの 解析例がある。

図13が解析の対象となる本メモリ装置の多導線系で、その 一断面は図14のようになっている。このうちで1本のビット 線に注目すると図15のようにグラウンド板上にコアが固定さ れビット用マグネットワイヤが貫通している。

電流入力端からのディジット線に沿った距離をxとすると 第r番めのディジット線の電流Ir(x, t), 電圧Vr(x, t)は初期 条件Ir(0,t), Vr(0,t) を与えると求めることができる。その ためには、まず初期条件をフーリェ変換して $Ir(0, \omega), Vr(0, \omega)$ 

図12 同時選択ビットライン数と駆動波形の変化(n=1, 16, 32, 同時に"」"を書き込むビットライン数が増加すると、相互 48, 144本) 干渉によって注目するディジット電流波形が変化する様子を示した。 Fig. 12 The Influence of Selected Bit Lines upon the Driving

Current Waveform

ω)を求め、系のインピーダンスマトリックス[Z]とアドミッ クスマトリックス[Y]を介して次の式を解けばよい。  $-\frac{d}{dr}(I) = (Y)(V) \cdots (1)$ 

$$-\frac{d}{dx}(V) = (Z) (I) \cdots (2)$$

53

サイクルタイム350ns記憶容量65kバイトコアメモリ 日立評論 VOL.56 No.3 262

これはL.A. Pipes の解<sup>(2)</sup>を利用すれば,  $I(x,\omega) = \sum_{r=1}^{n} [F(m_r)] (I(0,\omega)) \cosh (\sqrt{m_r} x)$   $/D'(m_r) - \sum_{r=1}^{n} [F(m_r)] [Y] (V(0, \omega)) \sinh (\sqrt{m_r} x)/D'(m_r) \sqrt{m_r} \cdots (3)$   $Exp(x,\omega) = \sum_{r=1}^{n} (F(m_r)) [Y] (M(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) \cosh (\sqrt{m_r} x) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(0, \omega)) + \sum_{r=1}^{n} (F(m_r)) [Y] (W(m_r)) [Y] (W(0$ 

ただし、 $[f(m)] = [mU - [Y][Z]] で [f(m)] を定義すると (Uはユニットマトリックス)、<math>m_r$ は

 $D(m_r) = /m_r U - [Y][Z] / = 0$ の解, すなわち系の固有周波数である。式中の $F(m_r)$ は  $[f(m)]^{-1}$ 



図15 ビット線とグラウンドの関係 コアはグラウンド板上に接着 剤を介して取り付けられ、その中をビット用マグネットワイヤが貫通している。 Fig. 15 Location of a Bit Line and Core Over the Ground Plane =[F(m)]/D(m)で定義される f(m)のアジョイント マトリックスである。解を求めるうえで最も問題なのは固有値の計算で、144ディジットラインに対しては 144 次の複素方程式の解を求めることになる。実際には近似的な解を求めたほうが現実的である。

具体的に解析するには系の[Z]と[Y]を定める必要がある。 図16の等価回路に基づいて[Z],[Y]マトリックスを求めると、

$$[Z] = (R + Nc \ \frac{j\omega \ Lc \ Rc}{Rc + j\omega \ Lc}) \quad U + j\omega [L]$$

$$(Y) = \frac{j\omega \varepsilon s \mu s}{9 \times 10^{16}} (L^{-1}) + j\omega Cx Nc U$$
  
エで、  $R(0.065 \phi \sigma 導線抵抗) = 5.1(\Omega/m)$   
 $Lii = \mu s 6 \times 10^{-7} (H/m)$   
 $Lij = 2 \times 10^{-7} \mu s \ln \left[ \frac{(i-j)^2 d^2 + 4h^2}{|i-j| d} \right] (H/m) i \neq j$   
 $h = 3.3 \times 10^{-4} (m)$   
 $d = 4 \times 10^{-4} (m)$   
 $r = 3.25 \times 10^{-5} m$  (導線半径)  
 $Nc = 4,000 \text{ 個/m}$  (単位長あたりのコア数)  
 $Lc = 10^{-9} H/\text{ 個}$  ("1" 状態コア)  
 $Rc = 0.1 \Omega /\text{ 個}$  ("1" 状態コア)  
 $Cx = 2.5 \times 10^{-14} F/\text{ 個}$  (ディジットとワードの

線間容量/クロスポイント)



図16 ビット系の等価回路 コアとビットラインとワードラインから 成る1本のビットラインの等価回路を示している。

Fig. 16 Equivalent Circuit of a Bit Line

54



である。以上を入力してコンピュータ計算を行なった結果は 図17に示すとおりである。実測波形図12との一致は必ずしも よくないが定性的には干渉効果の重要なことがわかる。近似 度を高めるためにはグラウンドの表皮効果や折返し基板の効 果を取り込む必要がある。

#### 6 結 言

大容量(65kバイト)で高速(アクセス150ns, サイクル350ns) の2D-2線式コアメモリの初期特性を明らかにし, 次の結果を得た。

(2) コアアレーはコアを0.25mmピッチで配列し、きわめて高密度な実装になった。

(3) メモリ装置の実装はアレーと回路の接続に布線のないモジュラー構造にした結果,駆動ならびにセンス線長の大幅短縮ができた。

(4) その結果,低電圧駆動ならびにディジット ノイズの回復時間の短縮が可能になった。

(5) 多数ビット(max 144ビット)を同時駆動したとき,ディ ジット電流間の干渉によって若干の書込み不足が発生しS/N を損した。本件に関してはさらに高速化するときは改良の余 地がある。

終わりに本研究にご指導をいただいた三喜工業株式会社二 見取締役に深謝の意を表する。

#### 参考文献

(1) GE. Werner & R.M. Whalen,

"A 375 nanosecond Main Memory System Utilizing 7 mil cores", Procedings. Fall joint Computer Conference (1965)

図17 同時選択によるとディジット電流波形変化の計算結果
 同時に多数のビットを選択したとき図12で示したようにディジット電流は相互
 干渉によって変化する。本図はそのコンピュータシミュレーション計算結果を示す。
 Fig. 17 Simulation of the Effect of Multi-digit Selection Upon
 the Digit Current waveform

#### (2) L.A.Pipes,

"Steady State Analysis of Multi-conductor Transmission Lines", Journal of Applied plnysics 12, 782~799(November 1941)