U.D.C. 621. 382. 323 :: 546. 284-31] : 621. 377. 622. 25. 049. 774. 2' 14

# SiゲートNチャネルMOS技術の開発 Silicon Gate N Channel MOS Technology

Physical and electrical characteristics and processing techniques of the Si gate N channel MOS LSIs are discussed. With the Si gate N channel MOS technique the 4096-bit memory has come to be produced on a commercial basis. This Si gate N channel MOS technique is now being applied to the production of MOS memories and LSIs of higher classes. The article also describes some of its applications.

岩松誠一*	Seiichi Iwamatsu
富永四志夫*	Yoshio Tominaga
伊藤清男**	Kiyoo Ito
橋本哲-**	Norikazu Hashimoto

# 1 緒 言

Y

- 7-

-

1 1

14

47

NチャネルMOS (Metal Oxide Semiconductor) 技術 は昭和37年RCA社のHofsteinらによりMOS IC が開発 された当初, AlゲートNチャネルMOSとしてデビューした<sup>(1)</sup>。 その後, AlゲートNチャネルMOSは特性の不安定性から結 局AlゲートPチャネルMOSがICの主要技術としてかなり 長期間採用されてきた。その間にもSi<sub>3</sub>N<sub>4</sub><sup>(2)</sup>やAl<sub>2</sub>O<sub>3</sub><sup>(3)</sup>などの CVD(Chemical Vapour Deposition) 膜をゲート絶縁膜の 一部として用いることによりNチャネルMOS化を図る努力 が続けられたが, CVD膜の不安定性から結局量産化される までには至らなかった。昭和45年著者らはSiゲート技術による



NチャネルMOSの特性が従来の方式に比べて最も安定であり量産化の可能性があることを発表し<sup>(4)</sup>,昭和47年にはIntel 社からSiゲートNチャネルMOSメモリの製品化が行なわれた。

日立製作所におけるSiゲートMOS技術の詳細はすでに報告してあり<sup>(5)</sup>,ここでは主としてSiゲートNチャネルMOSメモリ技術について報告する。

### 2 SiゲートNチャネルMOSの特性

図1は、SiゲートNチャネルMOS形Transistor (以下、MOSTと略す)の模型構造を示すものである。SiゲートP チャネルMOSTとの違いは、基板タイプがN形からP形に 変わり、ソースドレインおよびゲートSiがP<sup>+</sup>形からN<sup>+</sup>形に 変わる点である。SiゲートNチャネルMOSの場合のSi-Si O<sub>2</sub>Si系バンド構造を示したのが図2である。N形Siゲート とP形Si基板との仕事関数の差によりSi表面付近でポテンシ ャルは下に曲がる。フラットバンド条件はゲート電極に仕 事関数の差だけの電圧を加え、バンドの曲がりを平たんにす る場合の条件である。仕事関数の差 $\phi$ ssは次式で表わされる。

このようにして作成されるSiゲートNチャネルMOSTの しきい値電圧VTHは、

 $V_{TH} = \frac{\kappa T}{q} \left( -\ln \frac{N_D, \ G}{ni} + \ln \frac{N_A, \ B}{ni} \right) - \frac{tox}{K_0 \ \epsilon_0}$ 

図 | SiゲートNチャネルMOST構造 ゲートは強くリン ドープした多結晶Siで形成され、ソース ドレインはゲートをマスクとして自己整合で形成される。

Fig. I Si Gate N Channel MOST Structure



図2 SiゲートNチャネルMOSのバンド構造 N形SiゲートとP形

( $Q_{SS}-2\sqrt{K_{S}\varepsilon_{0}N_{A}}, B, \kappa T ln \frac{N_{A}, B}{ni}$  .....(2) で表わされる。ここに、

図 Z  $SI = FR + \pi P + \pi P$ 

17

Fig. 2 Potential Distribution in a Si Gate N Channel MOS Structure

#### \*日立製作所半導体事業部 \*\*日立製作所中央研究所

#### SiゲートNチャネルMOS技術の開発 日立評論 VOL.56 No.7 632





NA, B: P形基板Siの不純物濃度 Qss :界面準位密度

CVD SiO<sub>2</sub>+塗布ガラス

:ボルツマン定数 K

T :絶対温度

 $K_{0}$ :酸化膜の誘電率

:真空の誘電率(8.86×10<sup>-14</sup>f/cmまたは55.4e/V.µ)  $\varepsilon_0$ 

Ks : 半導体の誘電率

:酸化膜厚  $t_0 X$ 

:真性荷電担数 ni

:素電荷(1.6×10<sup>-19</sup>C) q

$$\phi_{FG, N} = -\frac{\kappa T}{q} ln \frac{N_{D, G}}{ni}$$

$$\phi_{FB}, P = \frac{\kappa T}{q} ln \frac{N_{A, B}}{ni}$$

SiゲートNチャネルMOSメモリを製作する場合、特にダ イナミック形MOSメモリの場合、電子移動度を高く保ち、 高速性能を得るために高い抵抗率の基板を用い, 基板バイア スのない状態でエンハンスメント タイプで+0.3~+0.5 V (基板バイアス  $V_{BB} = -5$  V で  $V_{TH} = 1.0 - +1.5$  V)の低い 値に保たねばならず、ゲートおよびフィールド下ともに界面 準位密度 Qssをほぼゼロにしなければならないが、最近のプ ロセス技術の進歩により  $Q_{SS} \leq 1 \times 10^{10}$  電荷/cm<sup>2</sup>以下と  $V_{TH}$ に影響を及ぼす範囲ではほとんど Qss = 0 とみなしてさしつ かえない程度にまで低く押えることが量産的にも可能となり, VTHのばらつきもたいへん小さく押えることが可能となった。 図3にQss = 0の場合のゲートおよびフィールドのMOST の VTHの基板濃度依存性を示した。

### B SiゲートNチャネルMOSTの製作

18

3.1 SiゲートNチャネルMOSTの製造工程



図4 SiゲートNチャネルMOST製造工程 (a)Siウエハ (b)酸化-ソー ス ドレイン部ホトレジ エッチング (c)ゲート酸化-ポリSiデポジション, Siゲ ート部ホトレジ エッチング(d)酸化膜除去-ソース ドレイン ゲート部リン拡散 (e)CVD SiO2デポジション,塗布ガラス塗布(f)コンタクト部ホトレジ エッチン グ, AI蒸着-ホトレジ エッチング-コンタクト アロイ

Fig. 4 Processing Step for Si Gate N Channel MOST

基板では<111>基板に比べて Qssは約½に押えることができ る。基板抵抗率は目標とするしきい値電圧によって決めるが、 基板バイアスを用いないスタティック動作のものには約3Ω・ cm, 基板バイアスを用いる高速ダイナミック動作のものには 接合容量を小さく押える意味からスタティックの場合より数 倍高い抵抗率のものを用いる。 (2) 表面酸化

SiゲートNチャネルMOSTの製造工程は図4に示すとお りである。工程を追って説明すると, (1) Siウエハ

P形、<100>のSiウエハを用いる。Si基板に<100>を用い ることは、Qssを低く押える点から必要なことである。<100>

約1µ強の熱生成SiO₂膜を形成する。このSiO₂膜はフィー ルドのしきい値電圧を定めるうえで重要な働きをしており、 Qssはこの時点からほぼゼロに押えなければならない。

SiゲートNチャネルMOS技術の開発 日立評論 VOL. 56 No. 7 633





- Pr

.97

~ 35



(b) 塗布ガラスのない場合

図 5 SiゲートMOS LSIの塗布ガラスによる平滑化技術 Siゲ ートMOS LSI のウェハ表面凹凸は,塗布ガラスの適用により平滑化され, AIの断線予防ができる。

Fig. 5 Si Gate MOS LSI Made by Conventional Techniques (Bottom) and That by Spin On Glass Process with a Flatter Surface (Top)

(3) ゲート形成

ゲート酸化膜を 1,200℃, DryO₂中で約0.1µ 成長させ,次 に約 0.5µ 厚さの多結晶SiをCVD法により生成する。さら にゲートとなる部分と配線個所に多結晶Siが残るように加工 する。

(4) 自己整合ソース ドレイン形成

ゲートとなるべき多結晶Siをマスクとしてソース ドレイン 領域の穴あけを行ない、リンを拡散させる。拡散深さは約1  $\mu$ 、表面拡散抵抗率 $\rho$ sは5~10 $\Omega$ /squareになる。 このとき ゲート多結晶SiおよびSi配線にも拡散されるが、ゲート酸化 膜がリン拡散の障害となりゲート下にはリンは拡散されない。 この場合のリン拡散は、VTHの安定化効果もある。

(5)  $C V D \cdot SiO_2 \vec{\tau} \vec{\tau} \vec{\upsilon} \vec{\upsilon} = \boldsymbol{\upsilon}$ 

CVD法によりゲートSiおよび配線用Si上にSiO2膜を成長 させる。次に液状ガラスを塗布しウエハ凹凸表面を平滑にす ると以後のAl配線工程において凹凸段部でAl配線段切れが発 生するのを防止でき、Al線幅も小さく押えることができる。



図 6 SiゲートNチャネルMOSTの  $V_G$ - $I_D$ , s低レベル特性 SiゲートNチャネルMOSTの低レベル, リークは, 10pA 以下に押えられている。

Fig. 6 V<sub>G</sub>-I<sub>DS</sub> Low Level Characteristics of Si Gate N Channel MOST

AlとSiのコンタクト アロイとFast Surface States(Nss) の密度を最小に収めることができる。

#### 3.2 電気的特性

SiゲートNチャネルMOS技術では特に基板バイアスを用 いたダイナミック形の低 $V_{TH}$ MOSでは低レベルでのリーク 電流を低く押えることがきわめて重要なことであり、そのた め、Qssもほぼゼロに保つ必要がある。図6にはSiゲートN チャネルMOSTの $V_{G}$ - $I_{D}$ , sカーブの低レベル電流領域を示 したもので、動作領域でのリーク電流は10pAのオーダ以下に 保たれている。表面電子移動度は500cm<sup>2</sup>/V・s程度とPチャ ネルMOSの約3倍であり、NチャネルMOSの高速化の原 因となっている。図7はSiゲートNチャネルMOSダイオー ドのQuasi-Static C-Vカーブより求めたFast Surface States (Nss)のバンドギャップ内分布を示したもので、ミ ッド ギャップ付近のNssは10<sup>9</sup>/cm<sup>2</sup>·eV以下になっている。 このようなQssやNssの非常に小さなMOSTのBT処理 (Bias Temperature)による $V_{TH}$ の変動は当然のことながら

- 図5は、塗布ガラスによりウエハ凹凸表面を平滑にした場合の走査形電子顕微鏡(SEM)写真と塗布ガラスのないものと比較して示したものである。
- (6) Al配線形成
- コンタクト部分の穴あけを行なう。次いでAlを約1µ蒸着し、Al配線加工を行なう。この後低温の水素アニールにより、

小さいわけであり、図8には±30V、300°C、30分のBT処 理により VTHの変動 ΔVTH が変わる様子を示しており、この テスト範囲では ΔVTH は±0.05Vと小さく押えられており、 動作時の特性変動に対する高信頼度が保証できる。 MOSTの信頼度における今一つ問題にゲート破壊がある が、SiゲートNチャネルMOS LSIに用いられているク

19

#### SiゲートNチャネルMOS技術の開発 日立評論 VOL.56 No.7 634





図7 バンド ギャップ内のエネルギー レベルにおける界面準位 密度分布 SiゲートNチャネルMOSの界面準位密度( $N_{ss}$ )は、ミッド ギャップ付近で1010オーダー以下である。

Fig. 7 Interface State Density Versus Energy in the Gap

図8 SiゲートNチャネルMOSTのBT処理による VTH 変動 SiゲートNチャネルMOSTのBT処理による VTHの変動は±0.05V以内である。

Fig. 8 *DVTH* of Si Gate N Channel MOST after BT Treatments

ランプ ダイオードの耐圧は30VとSiゲートPチャネル MO S LSIに用いられているクランプ ダイオードの耐圧50Vよ り低く押えられており、その分だけ保護効果が大きくなって いる。

## SiゲートNチャネルMOS技術の応用

SiゲートNチャネルMOS技術は現在PチャネルMOS技 術を用いているすべてのMOS LSIに応用できるわけであ るが、ここでは主としてMOSメモリへの応用について述べる。

MOS形のRAM(ランダム アクセス メモリ)は大別して スタティック RAMとダイナミック RAMに分けられ、ダ (1 + 1) = (1 + 1) + (1 +1 T R S 方式の 3 方式がある。これらの回路方式を図9に示 し,以後各回路方式の特徴を示す。

(1)  $\chi g = \chi g =$ 

一般に図9(a)に示すような6TRSのフリップ フロップ をメモリ ユニットに用いる。この方式ではユニット セル内 の結線数は4結線となり、セルサイズは大きくなる。 スタ ティック動作が主であるが、ダイナミック動作も可能である。 スタンド バイ時にメモリが消去されず動作が安定なので使 いやすいが消費電力が大きいという欠点がある。

(2) 4 T R S ダイナミック R A M

**6 T R S · R A M**の変形でインバータの負荷 M O S T を省 略したもので凝似スタティックとしても用いられる。3TR S方式に比べ素子数が多く面積が大きい。配線数は4結線と なる。所要タイミングが少なく,かつ出力信号を差動で検出 できるため,高速化に適している。最近,AMS社よりCharge Pumpingを負荷に用いたTTL並みのスピードのものが出さ



(a) スタティックMOS (b) ダイナミック4TRS MOS (e) ダイナミック1TRS MOS (c) ダイナミック3TRS MOS (d) ダイナミック3TRS MOS メモリセル メモリ セル-II メモリセル メモリ セル-I メモリセル

W=ワード線 注:D=ディジットセンス線 RW=読出し用ワード線 WW=書込み用ワード線

図 9 各種MOSメモリ セル方式 MOSメモリ セルにはスタティックとダイナミック形とがあり, ダイナミック形には4TRS, 3TRS, ITRS方式がある。

Fig. 9 MOS Memory Cell Circuits

20

SiゲートNチャネルMOS技術の開発 日立評論 VOL. 56 No. 7 635



メモリ セルは2Kビットずつ2分割して並べる。

Fig. 10 Block Diagram of 4 k bit RAM

5.18

- · · ·

P

part of

37

T

A

15 14

A.

w. P

れているが原理的にはこの方式である(**図9**(b))。 (3) 3 T R S ダイナミック R A M

フリップ フロップ回路をメモリとして用いず、ちょうどダ イナミック シフト レジスタのインバータの電荷蓄積MOS 部をメモリMOSとして用い,他の二つのMOSを書込み, 読出し用としたものであり各種の変形回路が開発されている。 その代表的なものが図9(c), (d)の方式のもので、同図(c)の方 式は3½結線であり高速性能が得られる。同図(d)の方式は, 2½結線でセル サイズがきわめて小さくできるがスピードは 同図(c)の方式には及ばない。

(4)  $1 T R S \mathscr{I} + \exists \mathscr{I} ?$ 

一つのMOS キャパシタに蓄積される電荷をそのまま感知 する方式でトランジスタ数は最少で結線数も2結線と最少で 済むがMOSキャパシタに蓄積された電荷を直接感知する必 要があるため、高感度のセンス アンプが必要であり、センス アンプの性能が集積度を定める重要な因子となる(図9(e))。 以上, ダイナミックRAMメモリは, 蓄積電荷の減衰があ り、それを補うため絶えず再書き込みが必要である。

われわれはこれらのメモリ セルを用いてRAMを開発した わけであるが、代表的なものとして図10は、3TRS、2½ 結線方式の4,096ビット ダイナミックRAMのブロック ダイ アグラムを、図11は、チップの写真を示すものである。 本RAMはアクセスタイム600nsで動作する。

5 結 言

PチャネルMOSからNチャネルMOSへの切り替えは昭



図II 4,096ビットSiゲートNチャネルMOSメモリ 約13,000個の トランジスタが一つのチップ内に形成されている(チップ サイズ5mm×5mm)。 Fig. 11 4,096 bit Si Gate N Channel MOS Memory

### 参考文献

- (1) S. R. Hofstein and F. P. Heiman : IEDM, Oct. (1962)
- (2) 岩松, 大野: 電子通信学会創立50周年全国大会予稿集, 752 (昭子-42)
- (3) H. Nigh: ECS Montreal Meeting, Abstract 476 (1968) (4) 清水, 岩松ら: 電子通信学会全国大会予稿集, 904 (昭-46-4) (5) 岩松ら:「SiゲートPチャネルMOS技術の開発」 日立評論, 55, 4, 361 (1972)

21

和48年を境に急速に進展するものと考えられる。今後はNチ ャネルMOSの生産技術をいっそう精密なものとし、より高 密度化を図り顧客の要求を十分満たしうるものとする考えで ある。