# 電子式卓上計算機用高耐圧MOS LSI **High Breakdown Voltage MOS LSI** for Desk-top Calculator

Usual desk-top calculators consist of a key board, a display, a display driver, and a logic circuit. For display units, discharge indicating tubes (Nixie tube, etc.), fluorescent indicating tubes (Digitron, etc.), LED (Light Emitting Diode) and LCD (Liquid Crystal Display) are in use. Because of their high driving voltage, the former two indicators pose difficulty in using MOS device for driving, which is normally used for logic circuits. New MOS' LSIs which have recently been developed include a high voltage display driver MOS together with a logic circuit fitted on the same chip. This high voltage MOS device is of the P-channel type, Enhancement mode and has an aluminium gate, double diffused drain construction. The deeper region of its drain is formed by the ion impurity concentration, while the shallower P+ region is made by thermal diffusion only. This double drain construction and its compatibility with low voltage P-channel MOS have realized a display driver with high breakdown voltage more than 55V in MOS LSIs.

川越紘人*	Hiroto Kawagoe
坂本 隆*	Takashi Sakamoto
辻 伸浩*	Nobuhiro Tsuji

#### 高耐圧MOS素子の用途 2

Metal-Oxide Semiconductor (MOS) 素子を用いた集積

言

 $\sim$ 

7

Y

- 7

14

->

A.

7

1

本稿で紹介する高耐圧MOS素子は電卓用として開発され

回路(IC)は、(1)高入力インピーダンス、(2)低消費電力、(3) 簡単な製造工程など優れた特徴によって、コンピュータ用メ モリや電子式卓上計算機(以下,電卓と略す)用論理素子と して最近著しい発展を遂げてきた。特に電卓用素子としては 単に演算素子のみならず、入出力インタフェース回路にもM **OS素子で実現し、更にこれらをできるだけ少数個の大規模** 集積回路(LSI)に集積しようという動きにある。本稿で 紹介する高耐圧MOS LSIは、電卓の代表的表示素子であ るけい光表示管の駆動部をMOS技術によって実現したもの であって、単に表示管駆動に必要な高耐圧 MOS素子のみな らず,駆動部に共通な論理演算用のMOS素子を同一チップ 上に集積した世界でもユニークな製品である。

たものである。

# 2.1 電卓の構成

図1は、表示式電卓の構成を示すものである。 論理演算部 は同一信号レベルの処理であって, 高集積化が比較的容易で ある。表示部は表示素子の種類によって、いずれも論理部内 の信号とは異なるレベルの信号並びに電源を必要とする。従 って、表示駆動回路を論理部と同一チップ上に集積すること は比較的困難である。

# 2.2 電卓用表示素子の種類

表1は現在使用されている電卓用表示素子の種類と駆動回 路に必要な電気的特性を示すものである。論理部内信号レベ ルは $6 \sim 14V$ , 電流数 $10 \mu A$  であるので駆動回路は論理部と

電卓用表示素子の種類及び駆動回路に必要な電気特性 表丨 従来のMOS素子は、ドレン耐圧20~30V、ドレン電流10mA max程度であるか ら,いずれの表示素子を用いる場合でもなんらかの駆動回路が必要である。 Table I Display Elements for Desk-Top Calculator and Electrical Characteristics for Driver Circuit

項目	特性	駆動回路に必要な電気特性				
放電君	長 示 管	耐圧80V以上				
けい光	表示管	耐圧55V以上				
発光ダイ	イオード	電流80mA以上				
法 目	DSM	耐圧30V以上				
/1文 自自	FEM	耐圧20V以上				





注: DSM=Dynamic Scattering Mode FEM=Field Effect Mode

図 | 表示式電卓の構成 表示式電卓の構成は,キー入力部,論理演 電源部及び表示部から成り、論理演算部がMOS LSIで作られる。 算部, Fig. Block Diagram of Desk-Top Calculator

25

\*日立製作所半導体事業部

は異質の素子を必要とするのが通例である。我々はこれらの 表示素子のうち,現在最も需要の多いけい光表示管用を駆動 できる高耐圧MOS素子を、また更にこれを論理部のうち表 示に共通に必要な論理部分と同一チップ上に集積して、汎用 性を持たせた多機能素子的なLSIを開発した。

#### 高耐圧MOS LSIの製品系列 3

3.1 製品系列

表2は、今回製品化した高耐圧MOS LSIの品種系列及 び機能を示すものである。また図2は同LSIの完成品写真 である。HD32610Pは、12けた表示電卓のディジトロンを直 接駆動するMOS LSIである。13個のディジット出力と8 個のセグメント出力及び小数点などの高耐圧出力を内蔵して いる。

HD32640PとHD32680Pは、9個の出力端子を持つセグメ ント デコーダ回路である。両者の相違は、前者が直列信号入 力用であり、後者が並列信号入力用である点にある。また、 HD32639Pは、ドレン耐圧55V、出力電流10mAの機能をもつ 6個の高耐圧MOSを内蔵したICで、ディジット ドライバ として開発したものである。

以上述べた表示管駆動用高耐圧MOS LSIは、論理演算 を行なうLSIからのデータ信号を小信号レベルで処理する 回路と表示管を直接駆動する大電圧レベルで動作する回路か

ら成り立っている。そのため、従来のLSIと異なり小信号 レベル部と大信号レベル部をオンチップ上に実現した点で多 機能集積回路といえる。

図3は、HD32610Pの機能ブロック図を示すものである。 同図において太わくで囲まれた部分は、VDD = -9V, VGG=-14Vで動作する回路であり、ディジット出力、セグメン ト出力などの出力回路は、VL = -55V以内の動作を行なう。 なおLSIの電源電圧は, HD 3200 系及びHD 3500系MOS LSIと併用することを考え,前記の値を標準値としている。 また、ディジット出力電流は10mA以上、セグメント出力電 流は5mA以上としたことにより、一般のけい光表示管に使 用可能となった。

1

図4は、HD32610Pのチップ写真を示すものである。本L SIは、前述したように大信号レベル部と小信号レベル部が オンチップ上に形成されているため、同図に示すようにアー ス電位のAl配線で両素子領域を分離し、互いの干渉がないよ うに設計上の考慮が払われている。



表 2 高耐圧MOS LSI一覧表 今回開発した高耐圧 MOS LSIは,け い光表示管を直接駆動できる電気的特性を有していることが分かる。

Table 2 Table of High Breakdown Voltage MOS LSI

只 頢 夕	tate det	論 理 部 使用電圧	出 力 MOST耐圧	出力MOST電流		/# #
品 1里 1日	13X HE			セグメント	ディジット	1痛 考
HD32610P	8セグメント デコーダ ドライバ+ディジット ドライバ	<i>V00=-</i> 9 V		5 mA	10mA	12けた 表示用
HD 32640P	9セグメント デコーダ ドライバ(直列入力形)	$V_{GG} = -14 V$	V <sub>GG</sub> =−14V −55V			
HD32680P	9セグメント デコーダ ドライバ(並列入力形)			5 mA		
HD 32639P	6 MOSTS				10mA	

Fig. 3 Functional Block Diagram of HD32610P





高耐圧MOS LSI HD32639Pは、高耐圧MOSトランジスタ6 × 2 個入ったもの, HD32640P 及び HD32681P は, 表示素子のセグメント デコーダ と高耐圧 MOSトランジスタの入ったもの、いちばん大きい HD32610P は更に 複雑な論理部と高耐圧MOSトランジスタとが入ったものである。

Fig. 2 High Breakdown Voltage MOS LSI in Plastic Package

26

HD32610P チップの外観 凶 4 幅の広いAI配線で囲まれた部分が小 信号レベルで動作する論理演算部であり、外側は高耐圧MOS素子部である。 Fig. 4 HD32610P Chip



図 5 HD32639Pの静特性 ドレン接合耐圧が約100Vで、且つ正常な
 MOS特性をもっていることが分かる。

電子式卓上計算機用高耐圧 MOS LSI 日立評論 VOL. 56 No. 9(1974-9) 837

Fig. 5 MOS Characteristics of HD32639P

図 6 HD32610P電源動作領域 周囲温度を75℃にした場合でもVoomin は6∨以下でVoominは12∨以下となり,十分使用条件を満足することが分かる。 Fig. 16 HD32610P Operation Region for Power Supply Voltage

. .

1

3

T

1 4

- 14

. A

# 3.2 電気的特性

図5は、HD32639Pの静特性を示すものである。同図より ドレン耐圧が55V以上あること及び正常なMOS素子の特性 をもつことが明らかである。

図6は、HD32610Pの電源電圧動作範囲を示すものである。 クロック幅cpw1=1 $\mu$ s、cpw2=2 $\mu$ sのとき、Ta=25°Cで  $V_{GG}$ の下限は約10.5V、 $V_{DD}$ の下限は5Vである。また、75°C のとき $V_{GG}$ の下限は約11V、 $V_{DD}$ は5.2V程度になり、使用条 件を十分満足している。

図7は、HD32610Pのディジット出力端子の VOHを示すも ので、10mAの電流を流した場合25℃、75℃いずれの場合も 2V以下であり使用上問題ないことは明らかである。

# 4 高耐圧MOS素子の設計と試作

4.1 MOS素子の高耐圧化の原理

従来のMOS素子のドレン接合耐圧は、30~40Vで普通の PN接合耐圧に比較して非常に低い値である。この理由は、 次のように考えることができる。Pチャネル形エンハンスメ ントモードMOS素子の断面構造は、図8に示すようにゲー ト電極とソース及びドレン接合の間に重なり部分がある。こ れは、ゲート電極にしきい値電圧 Vth以上の負の電圧を印加 した場合、ゲート電極直下にチャネルが発生し、ドレン電極 とソース電極との間の電流路となるようにするためである。 そのため、ゲート電極をアース電位にして、ドレン電極に負 の電圧を印加するとゲート電極とドレン接合の重なり部近傍 に電界の集中が起こり空乏層の延びが制限されるため、PN 接合全体に降伏現象が起こるより前にこの部分が降伏特性を 示すことになる。この場合、見かけ上のドレン接合耐圧は、



図7 HD32610P出力端子 VOHの電源電圧依存性 出力MOSに10 mAの電流を流した場合, VOHは電源電圧を下げると高くなる。また, 周囲温度 を75℃にしても2V以下のレベルになることが分かる。

Fig. 7 Output High Level VOH vs VDD, VGG for HD32610P



- ゲート酸化膜に比例し750 ÅのSiO2膜で約30V, 1,500 Åで 35~40 V程度となる。
- 4.2 各種の高耐圧MOS構造

高耐圧MOS素子について現在までに数種の構造について 発表がなされた。その代表的なものは,表3に示すとおりで ある。オフセットゲート構造と,スタックドゲート構造は, 図8 従来のMOS素子断面構造 従来のMOS素子構造では、ドレン接合のP層とゲート電極に重なり部分があるため、その領域で電界の集中が起こる。

27

Fig. 8 Crosssection of Conventional MOS

電子式卓上計算機用高耐圧 MOS LSI 日立評論 VOL. 56 No. 9(1974-9) 838

アメリカの Hughes 社より発表された方式で高濃度のP型不 純物層(P<sup>+</sup>層)のドレン接合とゲート電極の間をオフセット 構造として,その領域を低濃度のP層でつなぐか,または第 2ゲート電極によりチャネルを形成する方式である。ゲート 電極をアース電位にしドレン電極に負の高い電圧を印加した 場合,P層またはチャネル層が空乏層となるため,ドレン接 合とゲート電極の重なりがなくなり,その近傍の電界集中が なくなる。

第3のDouble Diffused Self Align (DSA)構造と第4 のドレン接合近傍のゲート酸化膜を厚くする構造は、ドレン 接合の内側に空乏層を延ばすことによりドレン接合とゲート 電極の重なり部近傍の電界集中を緩和し高耐圧化している。

第5の二重拡散構造は,筆者らの提案した方式で空乏層を 内側の薄いP層へ延ばす考え方である。今回開発した高耐圧 MOS LSIは本構造を用いている。

## 4.3 製造プロセス

今回開発した高耐圧MOS構造と従来のMOS構造との相 違点は、ドレン接合がP<sup>+</sup>とPの2層構造であるか否かにある。 図9は、高耐圧MOS製造工程のフローチャートを示すもの である。濃い網目部分はP層を形成するために従来のMOS 製造工程に追加した工程である。

本プロセスの特徴は、次のとおりである。

(1) P層の不純物濃度の制御を容易にするため、イオン打込み技術を用いた。

1

1

(2) チャネル長を1枚のマスクで決めるため,ドレンのP領 域,ソースのP<sup>+</sup>領域の位置決め用及びP層のイオン打込み用 として二枚のマスクを用いたなど。

4.4 設 計

図10は、二重拡散構造高耐圧MOSの平面写真を示すものである。本素子の設計チャネル長は15µ、チャネル幅は約

表 3 各種の高耐圧 MOS構造 いずれの高耐圧 MOS構造においても、ドレンのP'層とゲート電極の 重なり部分における電界集中を緩和するように構造上のくふうがなされている。

Table 3 High Breakdown Voltage MOS Structure

No.	方	式	断	面	構	造	備	考
		9	 S	G		D		



Ρ Ν AI電 極 注: S=ソース電極, D=ドレーン電極, Si酸 化 膜 G=ゲート電極, Si基 板 28

電子式卓上計算機用高耐圧 MOS LSI 日立評論 VOL. 56 No. 9(1974-9) 839





図|| 拡散層の断面 ソース及びドレンの接合断面を示したもので,深 いドレン接合と浅いソース接合が形成されていることが分かる。

Fig. II Crosssection of Diffused Layer



#### CVD 保護膜形成

図 9 高耐圧 MOS製造工程 高耐圧 MOSの製造工程を示したもので,濃い網目部分が新しく追加された工程である。

Fig. 9 Process Flow Chart of High Breakdown Voltage MOS



### 注:倍率=120倍

¥

Ϋ́ρ.

- 7-

~ h.

1 7

図10 二重拡散構造高耐圧 MOS 二重拡散構造高耐圧 MOSの平面 写真を示したもので,幅の広いAI電極の下がゲート電極で,その左側がソース 電極,右側がドレン電極である。

Fig. 10 Double Diffused High Breakdown Voltage MOS

4,800 µである。また、図11は本素子の拡散層の断面写真を 示すものである。同図から浅いソース接合と深いドレン接合 ができていることが分かる。

本素子構造を用いた場合の高耐圧化の条件は,次のとおりである。

(1) 接合耐圧が目標値より高いこと。
(2) 高耐圧印加時に空乏層がドレン接合の内部に十分広がり ドレン接合とゲート電極の重なり部における電界集中がなく なること。
(3) パンチ スルーしないこと。
一方,高耐圧MOS素子を含むMOS LSIの設計にあた り最も留意した点は、小信号レベル動作部と大信号レベル部



図12 イオン打込み量 Norとドレン耐圧の関係 ドレン耐圧は、 イオン打込み量を減らすと高くなる。また、ゲート酸化膜厚にも依存すること が分かる。

Fig. 12 Ion Implanted Dose *Nor/Noro* vs Drain Breakdown Voltage

がオンチップ上にあるので、互いの干渉を少なくするためア ース電位のAlで両領域を分離したことである。

# 4.5 試作結果

図12は、イオン打込み量NDTとドレン接合耐圧BVDSの関係を示すものである。同図はイオン打込み量を減らすに従いドレン接合耐圧が向上することを示し、NDTを $3 \times 10^{13}$  cm<sup>-2</sup>以下にすればドレン耐圧55V以上となる。

ゲート酸化膜厚に関しては、膜厚の厚いほうがBVDSが高い。これは、ドレン接合とゲート電極の重なり部における電

界の集中が完全に緩和されていないためである。

図13は、NDTとチャネル電流 IDS 及び実効チャネル長 Leff の関係を示すものである。また、同図中の黒丸点は、実効チ ャネル長を $6 \mu$ とした場合のNDTと IDSの関係を示すもので 同図からN<sub>DT</sub>が 2×10<sup>13</sup> cm<sup>-2</sup>以下になるとP層の抵抗分が大き くなり、IDSに影響を及ぼすことが分かる。

29

電子式卓上計算機用高耐圧 MOS LSI 日立評論 VOL. 56 No. 9(1974-9) 840



<sup>5</sup> 結 言

以上述べてきた事柄をまとめると次のようになる。 (1) MOSのドレン接合を二重拡散構造にした高耐圧MOS 素子の開発に成功した。

(2) 本高耐圧MOS素子と低電圧レベルで動作する素子をオ ンチップ上に形成した高耐圧 MOS LSIの開発を行なった。 (3) 本高耐圧 MOS LSI は55 V 以下の電圧で使用するけい光 表示管を直接駆動できる機能をもっている。

(4) 本LSIの製造工程は従来のMOS製造工程にP層の形 成工程を追加したもので、イオン打込み技術を使用している など。

すなわち、8けた電卓用のみならず、10けた以上の高級電 卓においても表示素子及びキー部以外は、すべてMOS素子 を使用することが可能となった。

終わりに臨み試作に御協力いただいた日立製作所半導体事 業部試作課寺田課長及び同武蔵工場米山主任技師に対し、深 く感謝の意を表わす次第である。

# 参考文献

(1) A.S.Groveほか2名: Effect of Surface Fields on the Breakdown Voltage of Planar Silicon PN Junction : IEEE Trans. Electron Devices ED-13(Mar. 1967)

図13 イオン打込み量 Norと Ios 及びチャネル長の関係 イオン 打込み量を減らすとチャネル電流は減少する。その理由はチャネル長が広がる ためである。

Fig. 13 Ion Implanted Dose Nor/Noro vs los and Effective Channel Length

- (2) R.W.Bowerほか3名: MOS Field Effect Transistors Formed by Gate Masked Ion Implantation : IEEE Trans. Electron Devices ED-15 (Oct. 1968)
- (3) H.G.Dill: New Insulated Gate Tetrode with High Drain Breakdown Potential and Low Miller Feedback Capacitance: IEEE Trans. Electron Devices ED-15 (Oct. 1968)



論理LSIの多層配線の 配線層数に関する一考察 日立製作所 岡部隆博・早坂昭夫, 他2名 電子通信学会論文誌 56-C, 293 (昭48-5)

論理大規模集積回路(LSI)では、シフ トレジスタやメモリなどのLSIとは違って、 集積度が増加するにつれチップ内に占める 配線領域の面積が素子の占めるそれより増 大するという現象を呈し、多層配線の必要 性が急激に望まれるようになってきた。従 来,多層配線はその形成方法に興味があり, 製造上の材料やプロセス条件などについて は数多く論じられてきたが,設計的問題, 特に配線層数とチップ面積の関係などにつ いては余り論じられていない。本論文では

30

このようなモデルのもとで与えられたゲー ト数Gに対し、第1層の配線領域面積Sw1 を固定して必要な多層配線の層数mを求め ると次式のようになる。

 $m \ge \frac{a_C G}{a_C G + g S_{W1}} + \frac{q f_C k W G}{s \sqrt{g} (a_C G + g S_{W1})}$ 但し、g:セル当たりの平均ゲート数,  $f_c$ : セル当りのファンアウト数, q: 共 通配線係数, s: 配線の平均占有面積率, W: 配線幅, k: 比例定数

この関係式は1層配線方式をも含む多層 要なことが分かる。 配線に関係した諸量の振舞いを表わしてい この設計指針を得ることを目的として検討 次いで配線層数の決定に関し、 セルと多 **層配線の各の歩どまりを考慮に入れ、チッ** を加えたものである。 る。例えばゲート数Gが大きくなるにつれ、 プとパッケージのコストの和を極小とする まず第1層の活性領域面積A内は素子だ 所要配線層数はゲート数の平方根に比例し けによって構成された平均占有面積acのセ て増加すること, 配線幅Wを小さくすると 評価基準のもとで最適配線層数について検 ほぼそれに比例して配線層数は少なくて済 討した。 当然の帰結ながら, 多層配線の歩 ル(単位となる回路)がnc個あり、その周 りはこれらの相互配線のために設けられた どまりが低いときには3層以上の層数はコ むこと、そして第1層配線領域を全くなく 第1層配線領域面積Sw1からなると考える。 して, 配線をすべて多層配線で行なう場合 スト高となり、歩どまりが高いときには多 そして第2層から第m層までは第1層の活 の所要最大配線層数も推定し得ることなど 層配線方式が有利となる。従って,最適配 性領域面積と同じ面積が多層配線のための が上式より容易に得られる。 線層数についても本議論は有効な設計指針 配線領域面積として使えるものと仮定する。 また2層配線という限定条件のもとでゲ を与えるものであることが分かる。

ート数Gに対する第1層配線領域面積Sw1 の所要面積をも評価することができる。

MOS-LSI の場合の拡散層配線を含む 擬似2層配線の場合について上式をあては め, 久保らの実験結果と比較したところ極 めてよい一致をみることができた。この結 果から配線層数を固定すると, 第1層配線 領域面積は、ゲート数の2乗で増加するこ とが導かれ、チップ面積の推定にはセルの 面積より配線領域の面積の定量的評価が重