半導体設計におけるスーパーコンピュータの利用

Application of Supercomputers to Semiconductor Design

近年のスーパーコンピュータの進歩により、大規模な数値計算が手軽にでき るようになり、半導体開発へのシミュレータの活用が実用化の段階に入ってき た。本論文では、超LSIの設計に与えるこれらシミュレータの役割について述べ、 次いで半導体プロセス、デバイス設計に使用されるデバイスシミュレータの応 用例を取り上げ、これによるメモリセル設計の実際を示した。

更に、超LSIメモリの大規模回路シミュレーションによるメモリチップの特性, 一括解析に対する応用例を示した。なお、各シミュレータでのスーパーコンピ ユータによる高速化計算の効果の実際を示し、従来はん(汎)用コンピュータと 比べ約30倍のCPU時間高速化が実現されていることを示した。

矢 島 章 夫*	Akio Yajima
大 倉 康 幸*	Yasuyuki Ôkura
森 岡 利 行*	Toshiyuki Morioka
鳥谷部 達**	Tôru Toyabe
杉原 仁***	Hitoshi Sugihara

言 1 緒

半導体デバイスを数百万個集積した超LSIは、大規模になる に従いその設計は複雑になり、シミュレーション技術の利用 は必要不可欠なものとなってきた。しかし、大規模な数値シ ミュレーションははん用コンピュータを用いると通常数日に わたるCPU(中央処理装置)処理時間を必要とするため、スー パーコンピュータの出現により、初めて半導体設計の実用的 ツールとして使用可能の状態となったと言える。

(3) 前記(2)の物理式の中で使われる物理モデル

本論文では、まず半導体デバイス設計に使用されるデバイ スシミュレーションの技術と応用について述べ、特に超LSIメ モリの開発に効果的に使用された, α線ソフトエラー解析など への応用例を示す。次いで超LSIメモリの回路設計での大規模 回路シミュレーションが、 微細な半導体デバイス及びプロセ ス技術の進展に従い、不可欠な技術になりつつあることを示 し、スーパーコンピュータによる回路シミュレーションの高 速化計算技術とその応用について述べる。

- 半導体デバイスシミュレーション 2
- 2.1 デバイスシミュレーションの役割

デバイスシミュレーションは、半導体内部で成り立つ物理 基本式を数値解析することによって、素子内部の物理現象を 目に見える形で示すとともに、デバイスの電気的諸特性を予 測し、超LSIプロセスデバイスの設計を効率化する役目を担っ ている。

2.2 デバイスシミュレーションの原理

デバイスシミュレーションの機能を図1に示す。入力とし て必要なデータは,

である。これらの入力より、まず物理式を離散化し計算機解 析可能な形とし、それにより作られる大規模な連立一次方程 式群(行列式)を、計算機で高速・安定に数値計算する。結果 として得られるものは、デバイスの端子電極での直流、 交流 (周波数)及び過渡的な電気的特性であり、また、各シミュレ ーション条件でのデバイス内部のポテンシャル, 電子, 正孔 及びそれらの電流密度の様子である。

デバイスシミュレーションの基本式は、連続媒体中の電磁 現象を記述するマクスウェルの方程式に以下の仮定をおくこ とにより、表1に示す方程式群が使用されるい。その仮定とは、 (1) 磁界の影響を無視する。



注:* 3次元(立体)構造での数値計算の行列式の大きさは数万*数万の規模

(1) デバイス形状,不純物分布などの構造 (2) 半導体,絶縁膜などのデバイス構成材料の内部及び境界 で成り立つ基本物理式

になる。 入力データをもとに 図 | デバイスシミュレーションの基本機能 計算処理をし出力を行う。

73

* 日立製作所中央研究所 ** 日立製作所中央研究所 工学博士 *** 日立製作所武蔵工場

基本物理方程式群 表丨 デバイスシミュレーションではこれらの 基本方程式群を連立させて解く。

項	į i	目	物理式
ポア	ソン方	程式	$\varepsilon \Delta \psi = q(n-p+N_D-N_A)$
電法	充 連 統	売 式	$q \frac{\partial_n}{\partial_t} = \nabla \cdot J_n + q(\mathbf{G} - \mathbf{R})$ $q \frac{\partial_p}{\partial_t} = \nabla \cdot J_p + q(\mathbf{G} - \mathbf{R})$
関	連	式	$J_{n} = -q \mu_{n} n \nabla \phi_{n}$ $J_{p} = -q \mu_{p} p \nabla \phi_{p}$ $n = n_{i} \exp\left(\frac{q}{kT}(\psi - \phi_{n})\right)$ $p = n_{i} \exp\left(\frac{q}{kT}(\phi_{p} - \psi)\right)$

ここに ϕ :ポテンシャル, n:電子密度, p:正孔密度, ε :シリコン誘電 率, q:単位電荷量, ND:ドナー不純物密度, NA:アクセプタ不純物密度, $J_{n/p}$:電子/正孔電流密度, G/R:電子正孔対発生/消滅率, $\mu_{n/p}$:電子/正 孔移動度、 Øn/p:電子/正孔擬フェルミポテンシャル、 ni: 真性キャリヤ密 度, k:ボルツマン定数, T:温度

(2) 電子(正孔)の移動度µnは, 拡散定数Dnとアインシュタイ ンの関係式で関係づけられる。

ポアソン方程式にガンメル近似と呼ばれる線形化を施して解 くため、一般的にガンメル法と呼ばれている2)。他方、三組み の基本式を一括してニュートン反復する方法もあり、大きな 電流が流れている場合の解析ではこの方法が有効であり、上 記2種類の数値解法をデバイスの構造や,解析の種類などに より, 使い分けて利用する。

2.4 スーパーコンピュータの利用による高速化

デバイスシミュレーションで,最も計算時間を要するのは, 上に述べた行列を解く部分である。前節で述べた反復解法で は、行列を二つの三角行列に不完全分解し、その行列の積の 逆行列を掛けることによって反復的に近似解を計算する方法 をとる。この計算の主な部分は、内積計算、積和計算、行列 とベクトルの計算及び不完全三角分解行列の積の逆行列の計



(3) 電子・正孔のエネルギーは、ボルツマン分布をとる。

移動度及び電子正孔対発生/消滅率については、物理現象と 実験データに基づいた物理モデルが組み込まれている。物理 モデルを精度よく設定することが、デバイスシミュレータの 適用範囲を決めるものである。

2.3 数值解法

(1) 基本物理式の離散化

一連の偏微分方程式を数値的に解くには、それらを離散化 し,非線形の式の場合にはそれを線形化して大きな行列で表 される線形連立一次方程式の形にして解く。離散化には、数々 の方法があるが、デバイスシミュレーションでは、FDM(差分 法), FEM(有限要素法)とBFM(バウンダリーフィット法)が 多く用いられている。差分法では空間を長方形メッシュで分 割し,表1の基本式をメッシュ点での量(ポテンシャルなど) と、メッシュ間隔の関数として離散化し、計算する。他方、 有限要素法は、三角形メッシュで自由に分割するため、多少 離散式が複雑になるが、微細複雑な形状を持つデバイスの解 析に使われるようになりつつある。バウンダリーフィット法 は,曲線形状を直交格子に変換することにより扱う方法であ る。

(2) 大形行列の解法

74

差分法の場合,解析領域が直方体であり,デバイス内部を 長方形メッシュで分割し,基本式を離散化することにより, 0でない要素が少ない,図2に示すような規則的スパース帯 行列が導かれる。この行列は大形であり、行列を直接解かず に反復解法を用いて解く。デバイスシミュレーションでは, 表1に示す三組みの基本式があるため、三組みの大形行列を 解く必要がある。通常,図3に示すようにポテンシャルψ,電 子密度n,正孔密度pを各々変数とする各行列を順次解き,こ れを収束条件が満たされるまで反復させて解く。この方法は,

 N_x , N_y はx, y方向のメッシュ数

図2 2次元解析の場合の行列A 差分法の行列は5本の要素が斜 めに並ぶ規則的スパース行列になる。





図3 デバイスシミュレーションの収束計算解法(ガンメル法) 初期値をもとに三組みの方程式を収束条件が満たされるまで反復させ て解く。

算である。このうち、不完全三角分解行列の積の逆行列の計 算には、スーパーコンピュータの性能を引き出すために、特 別の工夫が必要であった。すなわち、解析領域の節点に対す る計算順序を工夫し、データの依存関係のないものを同時に ベクトル計算(リストベクトルを利用)させて、計算の高速化 を図った。また、3次元変数の1次元アレー化を施してベク トル長を最大にした。これらにより、97%のベクトル化率を 得て、図4に示すように、ベクトル化による16倍の高速化、 対M-200H比約30倍の高速化を得た。

2.5 適用例

(1) MOSFET解析

MOSFET (Metal Oxide Semiconductor電界効果トラン ジスタ)は、構造の微細化に伴う数々の短チャネル効果が問題 となるため、2次元デバイスシミュレーションの対象となっ てきた。図5はゲート寸法の異なる3種類のMOSFETの電流 電圧特性を解析したものである³⁰。両者の一致は電流誤差5% 以内であり、デバイスシミュレーションが特性予測に十分利 用可能であることを示している。また、ドレーン電圧を印加 していくと、電流が急激に大きくなるドレーン降伏特性が、 デバイスの寸法を変えると変化する様子が解析されている。



(2) バイポーラトランジスタ特性

MOSFETと並んでバイポーラトランジスタは、シリコンデ バイスを代表するもので、高速・高周波集積回路に多く使用 される。バイポーラトランジスタの高速・高周波性能を規定 するのは、素子のカットオフ周波数と、それに強く関連する 交流ベース抵抗値である。図6に、構造図と等価回路を示す。

図4 スーパーコンピュータによる高速化 行列を解く部分の工 夫により約30倍に高速化される。



図5 MOSFET I-V特性解析結果と実験結果との比較例 シミュレーション結果(上図)は、実験結果(下図)と電流誤差5%以内で一致する。

バイポーラトランジスタは本来3次元的な構造がその特性に 大きな影響を与える。上記等価回路を用いて,交流電流の周 波数依存性から交流ベース抵抗のコレクタ電流依存性を解析 した結果を図7に示す⁴。実験値との比較から,3次元シミュ レーションの結果が実験値とよく一致し,素子の3次元的構 造が素子特性を支配していることを明らかに示している。 (3) ダイナミックメモリ特性

DRAM(ダイナミックメモリ)は、代表的な超LSIであり、 今日では、1 Mビット(100万ビット)のメモリが製品化されている。この高集積化は、主にメモリセルの微細化によりなされてきたが、微細化により、セルに蓄えられる信号量が低下すると、パッケージなどに含まれる放射性元素から放射される微量のα線による雑音電荷がメモリ設計の大きな課題となっ



てきた。この現象は, α線がメモリに入射したとき発生する電子・正孔対が過渡的にドリフト・拡散現象によって3次元的に移動するものであり,シミュレーションにより,この現象を定量的に予測することが,メモリ設計上極めて大切である。

図8は、メモリセルのシミュレーションの3次元構造モデ ルと、メモリセル収集電荷量の実験値とシミュレーション結 果を示したものである⁵⁾。発生した雑音電荷のうち、メモリセ ルに収集される量は、同図で示すように3次元解析により実 験と極めてよい一致が得られている。

図9は、このシミュレーションで、α線をメモリセルの真上 から入射させた後の四つの解析時刻での電子密度分布をグラ フィック表示したものである。メモリ設計の立場から考える 場合、α線による雑音電荷収集量を予測することはもちろん重 要であるが、図9のようなデバイス内部の物理状態を観察で きることは、シミュレーションの大きな利点である。

3 超LSI回路シミュレーション

3.1 回路シミュレーションの役割

超LSIの開発で、開発期間の短縮と開発費用の削減が重要な 課題となっている。そこで、超LSIの設計では誤りをなくし製 品試作回数を削減することが大切である。そのため、LSIチッ プの試作前に設計回路の動作特性を回路シミュレータを用い て精密に予測し、設計不良を解析し対策することが必要とな る。回路シミュレータは図10に示すように、回路の各素子間 の接続情報と素子特性情報を入力し、直流解析や時間応答解 析(過渡解析)などの回路の動作特性を計算し出力する。

図 6 バイポーラトランジスタ断面構造とその等価回路 等価ベース抵抗を定義するために、バイポーラトランジスタを等価回路に置き換えて考える。



技術の進歩により超LSIの高集積化が進み,設計対象となる 回路は大規模化している。これに伴う超LSIの微細化により, レイアウトパターンに依存して発生する素子(以下,寄生素子







図7 等価ベース抵抗のシミュレーション結果及び実験値との比較 実際のデバイス形状に合わせた3次元シミュレーションの結果は,実 験値とよく合う。

76

図8 α線入射による雑音電荷の収集モデルのシミュレーション及 び実験値の比較 シミュレーション構造図と収集電荷量の実験比較を 示す。図の構造を3次元的に入力した解析結果は実験値とよく合う。

半導体設計におけるスーパーコンピュータの利用 1173



電子密度分布(m⁻³)

図 9 α線雑音の過渡シミュレーション結果(3次元カラーグラフィック表示) 中心に垂直入射したα線により生成された電子が,時間とと もに拡散していくことが分かる。

と呼ぶ。)の設計回路に対する影響が顕在化してきた。また, 大規模回路を解析する場合,回路を小回路に分け,各小回路 について解析する方法では,小回路間の影響が考慮できない という問題がある。このため,回路全体を一括して解析し, 寄生素子の影響も考慮した回路解析が必要となり^の,回路シミ ュレーションの対象となる回路規模の増大に拍車をかけてい る。したがって,回路シミュレータは,この大規模回路の解 析が可能であり,しかも高速に実行することが必要である。



これに対応するため、スーパーコンピュータS-810を利用したベクトル化による高速計算方式が必要になる。

3.2 回路シミュレーションの原理

回路シミュレーションでは回路構成(回路網)と回路素子及 び解析手法のモデル化により回路特性を定式化する。回路構 成はキルヒホッフの法則で,回路素子はオームの法則を用い て定式化する。そしてこれらを基に回路方程式を構成し,回 路動作を計算する。これらのモデル化により,回路の各部分 での電圧や電流の時間的な変化を計算し,オシロスコープに よって見るイメージと同じように波形を出力する。図11に過 渡解析のシミュレーション結果の例を示す。これによりメモ リ回路のアクセス時間,論理回路のクリティカルパスの設計 などに応用できる。

回路シミュレータの処理内容は、図12に示すように前処理 部,素子特性計算部,行列計算部に大きく分類できる。各処 理の概要を次に説明する。

(1) 前処理部

回路情報(素子間の接続情報など)の入力処理,回路接続チ ェックなどを行った後,回路解析の基本法則であるキルヒホ ッフの法則とオームの法則とを用い,回路方程式を導出する。 (2)素子特性計算部

回路を構成する抵抗、キャパシタ、インダクタ、トランジスタなどの素子の特性(電流値、コンダクタンス)を、各素子モデル式により計算する。これらの素子特性は回路方程式の誘導には欠かせない。
(3) 行列計算部
回路方程式(連立一次方程式)を解き、回路の各部分の電圧値を計算する。

図10 回路シミュレーションの概要 回路シミュレーションの入手 力情報を示す。

素子特性の計算は非線形項を含む。また、時間とともに特 性が変化する素子や、入力信号のため回路解析(過渡解析)の 基本方程式は、連立非線形一階常微分方程式となる。シミュ レーションではこの方程式を数値積分法とNewton-Raphson

77





法を用いて線形連立一次方程式に帰着させる。そして時間刻 みごとに解(電圧)が収束するまで繰り返し解く⁷。

3.3 数值解法

(1) 連立一次方程式の解法⁸⁾

回路解析で連立一次方程式Ax=bの解法としてはLU分解 法を用いる。LU分解法の処理手順を以下に示す。

(a) 行列Aを下三角形行列Lと,上三角形行列Uに分解する (A=LU)。

(b) 方程式Ly=bから前進消法を行いyを求める。

(c) 方程式Ux = yから後退代入を行い解xを求める。

LU分解は除算計算 $(a_{ij}=a_{ij}/a_{ii})$ と更新計算 $(a_{ik}=a_{ik}-a_{ij} \times a_{jk})$ とで構成されている。n次元の密行列のLU分解を行うための計算量 $(a_{ij}=a_{ij}/a_{ii})$ とで構成されている。n次元の密行列のLU分解を行うための計算量 $(a_{ik}=a_{ik}-a_{ij})$ の計算量 $(a_{ij}=a_{ij}/a_{ii})$ との一次の密行列のLU分解を行うための計算量 $(a_{ik}=a_{ik}-a_{ij})$ のの計算量 $(a_{ik}=a_{ik}-a_{ij})$ のの計算量 $(a_{ik}=a_{ik}-a_{ij})$ のの計算量 $(a_{ik}=a_{ik}-a_{ij})$ のの計算量 $(a_{ik}=a_{ik}-a_{ij})$ のの上のの一次の密行列のLU分解を行うための計算

回路を構成する素子には,抵抗,キャパシタ,インダクタ, トランジスタなどいろいろな特性を持つものが存在する。こ れらの特性を関数で近似することによって,回路解析を定式 化する。

図12 回路シミュレータの構成 回路シミュレータの処理内容を示す。

78

素子は線形素子と非線形素子に分類できる。線形素子には, 抵抗,キャパシタ,インダクタなどがあり,その特性値は線 形性を持つ。線形素子には特性値が時間的に不変である素子 と時間的に変化する素子があり,それぞれ定式化されている。 一方,これらの性質を持たない非線形素子がある。非線形素 子にはトランジスタ,ダイオードなどがある。

半導体設計におけるスーパーコンピュータの利用 1175

素子特性計算も,大規模回路化による素子数の増加により 処理時間が増大する。したがって,この部分の高速化も必要 となる。

3.4 スーパーコンピュータの利用による高速化

超LSI化が進み大規模回路シミュレーションの要求が強くなってきている。これに対応するため、回路シミュレーションの計算での行列計算部及び素子特性計算部で、計算の並列性を引き出すことにより計算を高速化するスーパーコンピュータ向きの計算アルゴリズムを実用化した。

(1) 行列計算部の高速化

回路解析では、行列計算は行列の次元の二乗に比例して計 算量が増加するため、大規模回路では、この部分の高速化が 必要である。スーパーコンピュータS-810のリストベクトル機 能により、スパースな回路行列に対しても高性能な解法が適 用できる。

回路行列ではスパース性を利用すると、LU分解での計算順 序の入れ替えができる。例えば図13に示した 3×3 次行列式 で、 a_{12} 要素が 0 であれば I bでの a_{32} 要素の更新計算は不要と なるため II aの a_{32} の除算計算は I b以前に実行できる。このよ うに計算順序を入れ替えることにより、同一処理の計算 I aと ピュータのリストベクトル機能を適用し,データの入れ替え なしにベクトル処理を可能とした。

この手法をバイポーラトランジスタ,ダイオードなどの素 子特性計算にも適用し,高速化を図った。

3.5 適用例

スーパーコンピュータS-810を用い,超LSIメモリのシミュ レーションに行列計算ベクトル化方式,及び素子特性計算ベ クトル化方式を適用する。図15にシミュレーションの対象と なる超LSIメモリのチップ写真を示す。

2,132MOSトランジスタの超LSIメモリの過渡解析のシミュ



Ⅱa, IbとⅡbとをまとめることで並列性が増し,スーパーコンピュータにより高速計算が可能となる。この並列性を検出する範囲により,次の2種類の方式を開発した。

[並列ブロック分割方式^{10), 11}]LU分解での計算の並列性を 連続する列間で見つけ出す方法である。一度に処理できる範 囲の列(ブロック)ごとに、ベクトル化したLU分解の除算計算 と更新計算を実行する。

[完全並列化方式^{10,11}]LU分解での計算の並列性を行列全体を対象として見つけ出す方法である。行列全体で同時に処理できる要素の組分け(レベル付け)を行い,各レベルごとにベクトル化したLU分解の除算計算と更新計算を実行する。 (2)素子特性計算の高速化

回路規模が大きくなるにつれ素子数が増加する。この素子 数の増加により,計算量が増大する素子特性計算に対しても 高速化が必要となる。大規模回路では,同種の素子ごとに特 性を並列計算することにより,スーパーコンピュータの性能 を引き出すことが可能である。次に,この方式についてMOS トランジスタの場合を例にして説明する。

[素子特性計算ベクトル化方式¹²]MOSトランジスタの*I*-*V* 特性は電圧により図14(a)に示すとおり三つの領域(F1:非飽 和領域,F2:遷移領域,F3:飽和領域)に分かれ,各領域ご とにそれぞれ異なったモデル計算式で表される。また,トラ ンジスタがどの動作領域にあるかは,回路の電圧が決定する まで判明しない。そこで,素子特性を計算する前に,全トラ 図13 行列計算ベクトル化技術 ことによって、並列性を向上する。 LU分解の処理順序を入れ替える

79



従来方式

F1 F2 F3 F1 F1 F2 F1	F2	F1	F2	F1	F1	F3	F2	F1
----------------------	----	----	----	----	----	----	----	----

高速化	方式	
F1	F2	F3
F1.	F2	
F1	F2	

ープ化する方式を考案した〔図14(b)〕。つまり、従来各トラン ジスタについて順番に特性を計算していた処理手順に代わり. 同じ動作領域のトランジスタをまとめて計算する処理にした。 このグループ化により計算の並列性を増し、高速に計算を実 行できる。このグループ化を行う際、データの入れ替えを実 行することは速度低下の要因となる。そこで、スーパーコン



(b) 同一処理のグループ化

図14 素子特性ベクトル化技術 (a) MOSトランジスタのトV特性は, 三つの動作領域に分割される。(b) 同一動作領域のトランジスタをグル ープ化することで, 並列性を向上する。

レーションを実施した結果,行列計算部でははん用計算機M-200Hを使用した場合に比べ約100倍の高速化を達成した。また,素子特性計算部では約10倍の高速化を達成した。全体では,はん用計算機M-200Hで約6.6時間の計算時間を要したのに対し,スーパーコンピュータS-810を使用して約 $\frac{1}{30}$ の13分でシミュレーションを可能にした。図16にシミュレーションに要する計算時間高速化の推移を示す。



4 結 言

半導体、特に超LSIの設計がますます複雑大規模になるに従 って、本論文で示したデバイスシミュレーション、回路シミ ユレーションの利用が必す(須)となり、スーパーコンピュー タによるこれらシミュレータの高速計算が重要な要素となっ てきた。本論文では、デバイスシミュレータの応用として、 ダイナミックメモリの信頼性にかかわる、α線の入射によるメ モリ情報の破壊現象を解析した例を示したが、この結果は超 LSIメモリの設計に大きなインパクトを与えている。また、回 路シミュレータの高速化は、超LSIチップ全体の回路動作を正 確にシミュレートすることを初めて可能にするもので、超LSI の設計期間短縮及び高速化に伴う信号線の干渉、雑音の一括 解析など、超LSIチップの設計に与える効果は大きい。このよ うにスーパーコンピュータの半導体設計への効果的利用は, 従来経験的に設計, 試作を繰り返してきた半導体デバイス, 超LSIの開発の設計手法を大きく変える可能性を秘めていると 思われる。

図I5 超LSIメモリ 超LSI メモリのチップ写真を示す。



参考文献

- 森本,監修:VLSI設計・製造シミュレーション, p.92, CMC 出版(昭61)
- K. H. Gummel : A Self-consistent Iteration Scheme for One-dimensional Steady State Transistor Calculations ibid. ED-11, 445(1964)
- T. Toyabe, et al. : Three-dimensional Device Simulator CADDETH with Highly Convergent Matrix Solving Algorithm, ibid. ED-32, 2038(1985)
- 4) 大倉,外:汎用3次元交流デバイスシミュレータ,電子通信学 会半導体トランジスタ研究会,SSD85~72, p.39(昭60)
- 5) H. Masuda, et al. : A full three-dimensional Simulation on α-particle induced DRAM Soft-error IEDM '85 Technical Digest p.496(1985)
- 6) G. Yokomizo, et al. : HICE : Hierachical Circuit Extraction System for Layout Verification, Proc. of CICC '87, pp.133~136(1987)
- 7) 渡辺,外:VLSIの設計,岩波書店(昭60-1)
- 8) 戸川:マトリクスの数値計算,オーム社(昭46-7)
- 9) 村田,外:スーパーコンピュータ―科学技術計算への適用―, 丸善(昭60-3)
- 10) F. Yamamoto, et al. : Vectorized LU Decomposition Algorithms for Large-Scale Circuit Simulation, IEEE Trans. on C.A.D., Vol.CAD-4, No.3, pp.232~239, June (1985)

図16 回路シミュレーション高速化の効果 2,132MOSトランジ スタ回路の計算時間の推移を示す。

80

(1000)

 F. Yamamoto, et al.: A Comparative Study of Vectorized LU Decomposition Algorithms for Large Unstructured Sparse Matrix, Proc. of ISCAS '85, pp.217~220(1985)
 森岡,外:ベクトル計算機向き大規模回路シミュレータの方式 と適用評価,電子情報通信学会情報・システム部門全国大会論 文集, pp.2-325~2-326(昭62-11)