U.D.C. 621. 382. 026. 001. 7

小特集 パワーエレクトロニクス

パワーデバイスの最近の進歩

Recent Progress of Power Semiconductor Devices

電力用光サイリスタは、過電圧自己保護形が開発され、ようやく本格的な実 用段階を迎えつつある。また、GTOサイリスタは、破壊現象の解明が進んで 4,000 Aの大電流素子が試作されるまでになった。高速スイッチング素子では、 微細化技術を適用した低オン抵抗のパワーMOS FETが製品化されるとともに, パワーMOS FETとバイポーラトランジスタを複合したIGBTが中電力分野の高 速パワー素子として注目されている。また、パワー素子と駆動回路及び保護回 路をモノリシックに集積化した高耐圧パワーICが、機器の小形・高信頼化に好 適なデバイスとして自動車用, 民生用, OA用に活発な開発が進められ, 一部実 用化され始めた。

八尾 勉* Tsutomu Yatsuo 大高成雄** Shigeo Ôtaka 苅谷忠昭*** Tadaaki Kariya

言 1 緒

10,000 大電力分野を中心に発展してきたパワーエレクトロニクス

が、近年の社会の情報化に対応して、更に家電、情報、OA (Office Automation)機器の分野にまで広がりを見せている。 この状況を反映して、パワー半導体デバイスも従来の高耐圧・ 大電流化だけでなく、高速化や集積化及び使いやすさを重視 した開発、実用化が積極的に進められるようになった。パワ ー半導体デバイスの最近の進歩を定格電圧, 電流のマップ上 で表現したものを図1に示す。注目されるのは、IGBT (Insulated Gate Bipolar Transistor)で代表されるバイポーラ MOS (Metal Oxide Semiconductor) 複合素子で、従来バイポ ーラトランジスタの独せん場であった領域に参入し始めた。ま た, 出力段のパワー素子とその駆動回路や保護回路をモノリ シックに集積したパワーICが、機器の小形化、高機能化及び 高信頼化を図れるデバイスとして、多方面に実用化されつつ ある点も注目すべき動向である。そのほか,GTO(Gate Turn-Off) サイリスタの大電流化や光サイリスタの過電圧自己保護 機能の開発, 微細加工技術の導入によるパワーMOS FET (Field Effect Transistor: 電界効果トランジスタ)の低オン 抵抗化なども特記すべき進歩である。

本稿では、パワー半導体デバイスの最近の主な進歩とそれ を支える主要な技術について、現状と今後の動向を概観する。

電力用サイリスタ 2

2.1 過電圧自己保護形光サイリスタ

に用いられる光サイリスタが、最近ようやく実用化を迎える 減などシステムの信頼性向上を図ることができ、次世代の電 段階になった。光サイリスタでは、ゲート制御回路と主回路 カ用サイリスタとしてその完成が期待されていた。4,000 V, サイリスタ間の信号伝送をライトガイドを通る光で行い、光 1,500 A及び3,000 A級の高耐圧・大電流光サイリスタが既に



注:略語説明

GTO (Gate Turn-Off)

MOS FET (Metal Oxide Semiconductor Field Effect Transistor) IGBT (Insulated Gate Bipolar Transistor)

図 | パワー半導体デバイスの定格電圧・電流マップ IGBTで 代表されるバイポーラ形MOS FETがバイポーラトランジスタの領域に 参入しつつある。

41

で直接サイリスタを点弧する。そのため、電気絶縁が完ぺきに 高圧直流送電や各種産業用電源などの大容量電力変換装置 なり,誘導性ノイズによる誤動作の防止やゲート回路部品の低

* 日立製作所日立研究所 工学博士 ** 日立製作所高崎工場 *** 日立製作所日立工場 理学博士

開発されているがい、本格的な実用化には、更に過電圧に対す る自己保護機能を付加することが要求された。すなわち、雷 サージの侵入や直列接続された多数のサイリスタの一部が導 通した場合などに印加される異常に高い電圧による素子の破 壊を未然に防止するため、従来、過電圧を検知してサイリス タを点弧する保護回路が設置されていたが、この場合、ゲー ト回路を簡略化できるという光サイリスタの長所が半減され ることになる。このため、サイリスタ自体が過電圧を検知し て素子内部で点弧信号を発生する、いわゆる過電圧自己保護 形とすることが強く望まれていた。

日立製作所が最近開発した過電圧自己保護形光サイリスタ の構造を図2に示す。受光部のPベース層に小さいウエル(穴) を設け、その側壁部で発生するアバランシェ降伏電流で素子 を点弧させる。アバランシェ開始電圧(ブレークオーバ電圧) をウエルの直径と深さで調整できる点が特長である2)。6,000 Vからのブレークオーバターンオン時の電圧・電流波形の一例 を図3に示す。実用に耐え得る200kW以上の瞬時パワー耐量 がある。

この技術の開発によって光サイリスタは、本格的な実用化 が開始されるとともに、今後、多方面への普及が急速に進展 するものと思われる。



図3 ブレークオーバ時の電圧,電流波形の例 200 kW以上のス イッチングパワー耐量がある。

集中を抑制する素子構造の開発がある³⁾。GTOサイリスタは、 多数の小電流の単位GTOを素子の中で並列化して大電流素子 としているので、すべての単位GTOが同時に動作しなければ ならないが、実際には動作の遅い単位GTOに電流が集中する ために、単に単位GTOの数を増やすだけでは大電流を遮断で きないという問題があった。図4は新たに開発した手法によ って電流集中を観測した結果の一例を示すもので、2,000 Aの 電流を遮断したときの単位GTOの配列リングごとの電流分担 を測定したものである。特定のリングに大きな電流集中が見 られる。このような電流集中は、素子内部の定常電流分布や ゲート作用の不均一が複雑に絡み合って起こっている。この

2.2 大電流GTOサイリスタ

高耐圧で、かつ大電流をオン、オフできる大容量の自己消 弧素子GTOサイリスタは、現在既に4,500 V, 2,000 Aの素子 が実用化され、更に3,000 A級の素子が開発されるなど、その 制御電力をいっそう拡大しつつある。こうした遮断可能電流 の増大には、素子の製作技術の進歩のほか、ターンオフ動作 や破壊限界に関する解析的な検討が進んだことが寄与してい る。その一つに、電流集中の観測技術と、それをもとにした



ウエル(穴)

42



2,000 A遮断時のGTOサイリスタ内部の電流集中の測定例 × 4 ターンオフ終期に3,4,5の配列リングに大きな電流集中がある。

20

10

時 間 (µs)

0

30

43

測定法を用いて種々の集中要因の影響を定量的に把握するこ とによって,集中を最小にする素子構造を明らかにできた。 また,破壊限界と単位GTOの安全動作領域(単位GTOが破壊 せずに安全に動作する電流・電圧範囲)との対応関係も解明で きた³⁾。以上の知見をもとに,日立製作所が試作した最大4,000 Aの電流を遮断できる大電流GTOサイリスタのペレット構造



を図5に示す。

また,安全動作領域の拡大策として単位GTOの微細化や埋 込ゲート構造などを新たに提案した⁴⁾。このような技術的な成 果をベースにGTOサイリスタは,なおいっそう大電流化され る方向にあるが,今後は更に高周波化の方向にも進展するも のと予想される。遮断性能の向上によって,保護用スナバ回 路が小形化できるからである。現在,既に~2kHz動作が可 能な素子の開発も発表されている。

8 高速スイッチング素子

3.1 低オン抵抗パワーMOS FET

パワーMOS FETは、製品化が開始されてから約10年が経 過した現在、パワーエレクトロニクスのキーコンポーネント として大きな役割を担うまでに成長した。その特長は、高速 動作,大きな破壊耐力及び制御の容易性にある。主な用途は, スイッチングレギュレータ, DC-DCコンバータ, CVCF (Constant Voltage and Constant Frequency:定電圧・定周 波)インバータなどの各種高周波電源をはじめ、最近では電動 機駆動用インバータなどにも多く使われるようになり、制御 できる電圧,電流範囲も著しく拡張されている(図1参照)。 この素子には、バイポーラトランジスタやサイリスタなどと 異なり、キャリヤの導電率変調がないため、オン抵抗が高い という本質的な欠点がある。しかし、ここ数年、VLSIの分野 で開発された微細加工技術を導入して、この面の性能改善が 積極的に進められた。耐圧50 V級のパワーMOS FETでのオ ン抵抗のスケールダウンに伴う減少を、計算機でシミュレー トした結果を図6に示す。単位セルのレイアウトルールを

図 5 4,000 A GTOサイリスタのカソードパターン 電流集中を 抑制するため、ゲート構造が工夫されている。



図6 パワーMOS FETのオン抵抗のスケールダウンによる減少 単位セルのレイアウトルールを現 状の5µmから3µmへ,更に2µmへと微細化することによってオン抵抗は低減される。

5 μ mから 3 μ mへ, 更に 2 μ mへと微細にすることによって, オン抵抗を大幅に低減できることが分かる。実際には, セル のスケールダウンに伴って耐圧の低下やゲートの信頼性の低 下などの問題が生ずるが,これらの改善を図り,3 μ mルール を用いて耐圧50 Vで面積・オン抵抗Ron・sが150 m Ω ・mm²の 素子が実現できるまでになった。更に,VLSIで開発されたト レンチ技術を適用して,120 m Ω ・mm²まで低減できた例もあ る⁷。50~60 V級パワーMOS FETのオン抵抗とチップ面積 の相関関係を図7 に示す。年を追うごとに性能向上が進ん だ。

最近,日立製作所から発売されたDIII-Lシリーズの超低オン 抵抗パワーMOS FETの製品ラインアップの主要特性を表1 に示す。オン抵抗は従来のDIIシリーズに比べ約¹/₂に低減され ている。そのほか,駆動電圧も4Vに低減され、5V系電源(マ イクロコンピュータ,TTL:Transistor Transistor Logic) によって直接ドライブができるなど,使いやすさの面での改 善も図られている。この技術は,現在更に高耐圧のパワーMOS FETにも展開されている。

3.2 高速形 IGBT

44

パワーMOS FETの特長である制御の容易性と高速スイッ チング特性,及びバイポーラトランジスタの高導通特性を兼 ね備えたパワーデバイスとして,最近IGBTが注目されている。 図8に基本構造と等価回路を示すように,IGBTはパワーMOS FETのドレーン側にPエミッタ層を付加した素子である。NチャネルMOS FETのドライブによってNベース層に電子が流入 し,それによってPエミッタ層からNベース層に正孔が注入さ れる。この注入によってMOS FETのオン抵抗の大部分を占





めている高抵抗Nベース層で導電率変調が起こり,全体のオン 抵抗がパワーMOS FETの約¹/₁₀に低減できる。少数キャリヤ の注入による導電率変調を利用する点では,一般のサイリス タと同じであるが,NチャネルMOS FETを通る電子電流とそ れによってドライブされるPNPトランジスタを通る正孔電流

* $T_{\rm C} = 25^{\circ}{\rm C}$

表1 DIII-LシリーズパワーMOS FETの主要特性 オン抵抗が従来のDIIシリーズの呈に低減,4V駆動なのでマイクロコンピュータ、TTL から直接駆動できる。

外形	型名	最 大 定 格				主要電気的特性						
		V _{DSS} (V)	V _{GSS} (V)	/р (А)	P D (W)	4 V R _{DS(on)} (Ω)		10 V R _{DS(on)} (Ω)		$V_{GS(off)}$ (V)		typ(S)
						typ.	max.	typ.	max.	min.	max.	Yfs
T0-92M	2SK975	60	±20	1.5	0.9	0.4	0.55	0.3	0.4	1.0	2.0	١.5
DPAK	2SK973	60	± 20	2	10*	0.4	0.5	0.25	0.35	1.0	2.0	2.0
	2SK974	60	±20	3	20*	0.2	0.25	0.15	0.18	1.0	2.0	4.0
TO-220AB	2SK970	60	±20	10	30*	0.17	0.22	0.12	0.15	1.0	2.0	6.0
	2SK971	60	±20	15	40*	0.075	0.095	0.055	0.065	1.0	2.0	12.0
	2SK972	60	± 20	25	50*	0.05	0.06	0.033	0.04	1.0	2.0	20.0
TO-220FM	2SK1093	60	± 20	10	20*	0.17	0.22	0.12	0.15	1.0	2.0	6.0
	2SK1094	60	±20	15	25*	0.075	0.095	0.055	0.065	1.0	2.0	12.0
	2SK1095	60	±20	25	30*	0.05	0.06	0.033	0.04	1.0	2.0	20.0

 注:測定条件 RDS(on) VGS=4V, 10V ID=1/2 ID max. VGS(off) VDS=10V ID=1mA Yfs VDS=10V ID=1/2 ID max.
 略語説明 VDSS(ドレーン・ソース電圧) PD(ドレーン損失) Yfs(順伝達アドミッタンス) VGSS(ゲート・ソース電圧) RDS(on)(ドレーン・ソースオン抵抗) VDS(ドレーン・ソース電圧) ID(ドレーン電流) VGS(off)(ゲート・ソース遮断電圧)



図 8 IGBTの基本構造と等価回路 パワー MOS FETにP⁺エミッ タ層が付加されている。

の通電路を分けることによって、Nベース層内のキャリヤの蓄 積を抑制してターンオフ速度を速めたところに特長がある。 しかし、この素子にも次のような欠点がある。すなわち、電流 密度が高くなると等価回路に示す抵抗Rsを通ってソース電極 に流出する正孔電流によってNPNトランジスタがドライブさ れ,二つのトランジスタの正帰還作用によってラッチアップが 発生し、ゲート制御能力を失って素子破壊に至ること、及び 少量ではあるがキャリヤの蓄積があるためパワーMOS FET ほどの高速動作ができないことなどである。1982年に米国GE 社から発表されて以来8)、このような技術課題を解決するため の開発が活発に行われている。その主要な技術としては,(1) セ ルフアライン技術を使った多重不純物拡散によるPベース横方 向抵抗Rsの低減,(2)Pエミッタ層に隣接して高濃度N+バッフ ァ層を設けた正孔注入量の抑制⁹⁾, (3) N⁺ソース層の部分短絡 による正孔電流のバイパス構造10,及び(4)電子線照射などに よるキャリヤライフタイムの短縮などが挙げられる。

IGBTのチップパターンの一例を図9に示す。外見はパワー MOS FETと同じであるが、6.3 mm平方のチップサイズで、 500 V、25 Aと高耐圧、大電流を制御できる。500 V級のIGBT のオン電圧とターンオフ時間のトレードオフの関係を図10に 示す。オン電圧2.5 Vで0.5 µsのターンオフ時間であり、動作 周波数20 kHzの高周波インバータに適用できる可能性を持っ ている。

各種スイッチング素子の電圧・電流の制御容量と動作周波 数のマップを図11に示す。IGBTはバイポーラトランジスタよ





図10 500 V級IGBTのオン電圧とターンオフ時間のトレードオフ オン電圧2.5 Vで0.5 μsのターンオフ時間のデバイスが実現可能である。





45

図 9 IGBTのチップパターン(500 V, 25 A級) 外見はパワーMOS 図II 各種スイッチング素子の制御容量と動作周波数のマップ FETと同じであるが, 6.3 mm平方のサイズで25 Aの制御が可能である。 IGBTは20 kHz動作可能な中容量スイッチング素子である。

りも高速、パワーMOS FETよりも高耐圧・大電流の領域に 位置し、高速化がいっそう進めば産業用インバータやOA機器 用の無停電電源などの高周波化にこたえられるようになる。 このように、IGBTはパワーエレクトロニクス分野の新しい方 向を開くパワーデバイスとして注目されているが、まだ動作 上十分解析されていない点もあり、今後も研究が進められる ものと予想される。

4 パワーIC

46

最近、パワー素子とその駆動回路や保護回路を一つのシリ コンチップ上にモノリシックに集積した、いわゆるインテリ ジェントパワーICが注目されている。エレクトロニクス機器 の小形化、高信頼化、低コスト化に好適なデバイスとして、 この種のパワーICの開発、実用化が活発に進められるように なった。パワーICの典型的な構成例を図12に示す。出力デバ イスの過電圧、過電流、過熱及び負荷の短絡や開放などの異 常を検出し、その保護回路を集積化するとともに、マイクロ コンピュータやCPU(Central Processing Unit)に直結して複 雑なシーケンス動作も可能なインテリジェント機能を内蔵で きる点で、普通の単体パワーデバイスよりも使いやすさ及び 信頼性の点で優れている。同様の機能も実現するチャレーズ 個別部品を絶縁回路基板上に組み込んだ,いわゆるハイブリッドICがある。このハイブリッドICに比較してパワーICは,回路構成の自在性で劣るが,小形かつ低価格にできる点で優れる。ただし,比較的大量の需要が見込まれる分野でないと,このメリットが発揮されない面がある。

1981年以降に開発されたパワーICの電圧・電流容量マップ を図13に示す。出力デバイスが単一(シングル)と複数(マルチ) 形のICに大別される。容量の大きな領域は前者の例が多く, スマートパワーICと呼ばれて主に自動車用のランプや電動機 駆動用のハイサイドスイッチICとして開発されている。また,後 者のパワーICは技術的に大容量化が難しく,電話交換機用や ELD(Electroluminescent Display), PDP(Plasma Display Panel)などのフラットパネルディスプレイ駆動用ICなど,高



信頼性の点で優れている。同様の機能を実現する手段として、



図12 パワーICの構成例 出力デバイス回路とその駆動回路及び検 出回路,保護回路を集積したインテリジェントパワー素子である。 図13 開発されたパワーICの電圧,電流マップ 大電流ICは単一 出力素子がほとんどである。マルチ出力ICは高耐圧,小電流の領域で実 用化されている。





図14 誘電体分離ICの構造模型図 SiO2膜で覆われた単結晶の島の中に出力素子ロジック回路を形成する。絶縁耐 圧は約1,000 Vである。

47

耐圧ではあるが0.1 A程度の小電流分野での製品がある。 パワーICでは、出力デバイスと制御用論理回路間、及び出 カデバイス間の絶縁分離技術が最も重要な製作技術である。 PN接合を利用する方法とシリコン酸化膜などの絶縁膜で分離 する、いわゆる誘電体分離法があるが、高耐圧あるいは大電 流用には後者のほうが有利である。誘電体分離ICの断面模式 図を図14に示す。SiO₂膜で覆われた単結晶の島の中に出力デ バイスやロジック回路が形成され、約1,000 Vの絶縁耐圧があ る。島間が完全に絶縁されているので、ノイズやラッチアッ プなどによる誤動作の心配が少なく、ハイブリッドICに似た イメージで回路を組むことができ、回路の自由度が大きい。 また、サイリスタやGTOなどの高電流密度のバイポーラデバ イスを組み込むことができるので高集積化に適している。

基板の製作方法として、EPIC (Epitaxial Passivated Integrated Circuit)法が主に用いられている¹¹⁾が、最近では、 表面に酸化膜を形成したシリコンウェーハどうしをはり合わ



(a) チップパターン





図15 マルチ出力パワーICの例 ソレノイド駆動用IC, 1A出力のGTOが12個配列され, 1MHz転送用クロック回路を 内蔵している。

せる方法12)など新しい技術が開発されている。

また、マルチ出力のパワーICでは、出力デバイスは横構造 (ラテラル形)となるため、縦構造が主体の単体デバイスにない特有の技術課題がある。例えば、ICを高耐圧化する場合、 逆バイアス接合の空乏層が横方向に延びるので、これを抑 制してデバイス面積を小さくすることが低コスト化の点から必要になる。表面電界を緩和する方法としてRESURF (Reduction Surface Field)構造など¹³⁾が提案されており、比 較的小面積で500 Vの耐圧を実現した例が発表されている。ま た、制御性に優れた高電流密度のラテラルデバイスとして前 述したIGBTやMOS・GTOサイリスタなどが開発されつつあ る。また、パワーIC特有の回路技術として、5 Vの低電圧制御 回路と数百ボルトの高耐圧出力回路との間の電位差を解消す るレベルシフト回路が必要になるが、種々の新しい方式が検 討されている¹⁴。

誘電体分離技術を使ったマルチ出力パワーICの一例を図15 に示す。ワイヤドットプリンタのソレノイド駆動用に製品化 されたものである。1Aの出力電流のGTOサイリスタが12個 配置され、ロジック部には1MHzのクロック周波数のデータ 転送回路が搭載されている。

パワーICは、いわばシステムをワンチップに収納するもの

種々の保護機能を内蔵できるインテリジェントパワーICは, 民生, OA機器の小形化, 高信頼化にかっこうなデバイスとし て今後の大きな進展が期待される。

参考文献

- N. Konishi, et al. : High-Power Light Activated Thyristors, Conf. Record of IPEC-Tokyo '83, 559(1983-3)
- 2) 清水,外:高ブレークオーバ・パワー自己保護形サイリスタ, 昭和63年電気学会全国大会,481(昭63-4)
- 3) T. Yatsuo, et al.: Design Considerations for Large Current GTO, PESC '88 Record, 895(1988-4)
- 4) 佐藤,外:埋込みゲートGTOの電気特性,電気学会研究会資料,EDD-87-63(昭62-10)
- 5) 石堂,外:高周波GTOサイリスタの特性,電子情報通信学会 技術研究報告, Vol.87, No.93, 29(1987-6)
- 6) I. Yoshida, et al. Low On-Resistance and High-Reliability Power MOS FET, PESC'88 Record, 674 (1988-4)
- D. Ueda, et al. : A New Vertical Sidewall Channel Power MOS FET with Rectangular Grooves, Conf. Record,

なので,現在はカスタム指向の開発が先行しているが,いず れははん(汎)用的なデバイスとして広く普及するものと期待 される。また,出力電圧・電流容量の向上の研究開発も活発 に行われており,インテリジェントパワーデバイスとしてパ ワーエレクトロニクス分野に大きなインパクトを与える可能 性を持っている。

5 結 言

電力変換用大容量素子からパワーICまで、パワーデバイス 分野の最近の進歩の一端を概観した。大容量素子の漸進的な 進歩に対して、中小容量素子の性能向上のテンポは目覚まし い。特に、パワーMOS FETの低オン抵抗が進み、更に、高 速形のIGBTが実現されれば、これらはパワーエレクトロニク スの新展開を可能にする注目すべきデバイスとなろう。また、

- SSDM, Kobe, p.313(1984)
- 8) B.J. Baliga, et al. : The Insulated Gate Rectifier (IGR) : A New Power Switching Device, IEEE Tech. Digest on IEDM, No.10-6(1982-12)
- 9) A.M. Goodmann, et al. : Improved COMFETs with Fast Switching Speed and High-Current Capability, IEEE. Tech. Digest on IEDM, No.4-4(1983-12)
- 10) A. Nakagawa, et al. Non-Latch Up 1,200 V-75 A
 Bipolar Mode MOS FET with Large ASO, IEEE. Tech.
 Digest on IEDM, 860(1984-12)
- 11) D. McWilliams, et al. : J. Electrochemi. Soc. 111 153(1964)
- 12) M. Shimbo, et al. Silicon to Silicon direct bonding method, J. Appl. Phys. 60, 2987(1986)
- 13) E.H. Stupp, et al. : Low Specific On-Resistance 400 V LDMOST, IEEE. Tech. Digest on IEDM, 426(1981)
- 14) 菅原:パワーIC技術, 電気学会誌, 108巻, 2号, 152(昭63-2)

