4 Mビット スタティックRAM"HM628512"の開発 Development of 4 Mbit Static RAM "HM628512"

ブック・ノート形パーソナルコンピュータ,ハンディターミナル,メモリカ ード応用に最適な512 kワード×8ビット構成のSRAM(Static RAM)を開発した。 1チップ上に約2,500万素子を集積させるため,0.5µm Hi-CMOSプロセス技 術を採用した。0.2µA/チップ(3V,25℃)の超低データリテンション電流を実 現するために,新たにポリシリコンPMOS負荷をメモリセルに用いた。高速低 電力センスアンプ回路と高速耐雑音データラッチ回路を採用し,メタル2層配 線技術を用いることで,標準アクセス時間32 ns(5.0 V,25℃)を実現した。メ モリセル面積は15.3µm²で,0.8µm技術による1 MSRAMのセル面積の¹/₃に縮 小され,チップ面積は116 mm²と,1 Mビット素子の4 倍の容量を1.4倍の大き さに収めた。

湊 修*	Osamu Minato
吉崎和夫**	Kazuo Yoshizaki
佐々木勝朗***	Katsurô Sasaki
目黒 怜**	Satoshi Meguro

2 0.5 µm Hi-CMOSプロセス・デバイス技術

近年,SRAM(Static RAM)は高速性,使いやすさ,バッ テリーによる不揮発性の特徴を生かして,汎(はん)用コンピ ュータのメインメモリ,バッファメモリからハンディ機器に 至るまで各種多様な電子機器に用いられている。中でも大容 量SRAMの応用分野は,(1)スーパーコンピュータのメインメ モリのように高速動作が要求される分野と,(2)ブック・ノー ト形パーソナルコンピュータ(以下,ブック・ノート形パソコ ンと略す。),ハンディターミナル,メモリカードなどのよう にバッテリーで長期間情報保持を行うため,特に低いデータ リテンション時消費電流が要求される分野がある。どちらに あっても,機器の高性能化,大容量化もしくは小形化のため に,システムで用いられるSRAM自体の大容量化,高速化お よび低消費電力化が強く望まれている。

上述した背景のもとで、特に(2)の応用分野をターゲットに 512 kワード×8ビット構成の4 MビットSRAM, HM628512 を新たに開発した。約25 M(2,500万)素子を1チップ上に集積 するために、0.5 µm CMOSプロセスを採用した²⁾。メモリセ ルには、従来の高抵抗ポリシリコン負荷形を発展させたポリ シリコンPMOS負荷形を新たに用いて、データリテンション 時の超低電流0.2 µA(電源電圧 3 V, 室温)を実現した。また、 高速低電力センスアンプ回路³⁾および高速耐雑音データラッチ 回路²⁾を新たに採用し、標準アクセス時間32 ns(5.0 V, 25 ℃) 高抵抗ポリシリコンを負荷としたNMOSメモリセルと周辺 CMOS回路を組み合わせたSRAMの方式(Hi-CMOS, SRAM技術と呼ばれる。)は、日立製作所が4kビットで導入 し⁴、以来現在量産中の1MビットSRAMに用いられてい る0.8 μm CMOS技術¹⁾で第四世代目になる。

4 MビットSRAMでは、上記1 Mビット素子の4 倍の集積 度を実現するため、0.5 µm CMOSプロセスを導入した。日立 製作所のSRAMプロセス技術では第五世代目に当たり、Hi-CMOS(V)と称する。表1に、0.5 µm CMOSプロセス・デバ イスパラメータを0.8 µmのものと比較して示す。NMOS、 PMOS両トランジスタのゲート長は0.8 µmから0.6 µmにスケ ールダウンされるが、高耐圧ドレーン構造の改良によって従

表 | 0.5 μm CMOSプロセス・デバイスパラメータ 0.8 μm CMOS のパラメータと比較して示す。各寸法は設計寸法値である。

	プロセス	、・デバイ	ス	Hi-CMOSIV 0.8μm	Hi-CMOSV 0.5μm
電	源	電	圧	5 V	5 V
ゲ		۲ ۲	長	0.8 µm	0.6µm
ゲ	- ŀ	酸化	膜 厚	17.5 nm	13.5 nm
ポ	リシリコン	配線(線幅	•間隔)	0.8/0.8 µm	0.65/0.5 µm
×	タル配	線(線幅	ā・間隔)	I.4/0.8μm	0.6/0.6µm
コ	ンタ	クトリ	穴 (径)	0.8 µm	0.6 µm
	19201				

をも実現した。本稿では、これらプロセス技術、メモリセル 技術、回路技術および性能について述べる。

ポ	リシ	IJ	コン	~配	線 層	数	3 層	4 層
×	タ	ル	配	線	層	数	層	2 層

21

* 日立製作所 半導体設計開発センタ 工学博士 ** 日立製作所 半導体設計開発センタ *** 日立製作所 中央研究所

1222 日立評論 VOL. 72 No. 12(1990-12)

来と同様の5V電源電圧のもとで使用可能である。デバイス構造上の横方向および縦方向寸法は、ほぼ75%の比率で一様にスケールダウンされている。

一方,配線関係では,新たにポリシリコンPMOS負荷形メ モリセルを導入するため,ポリシリコン4層配線技術を確立 した。さらに,55 nsの高速アクセス時間を実現するために, メタル2層配線技術を導入した。配線層数の増加に伴う段差 構造の複雑化,段差の増加については新平たん化技術を導入 して解決した。

上述した0.5 μ m Hi-CMOSプロセス・デバイス技術によっ て、メモリセル寸法が3.04×5.04 μ m²(15.3 μ m²)で、0.8 μ m Hi-CMOSプロセスによる1 Mビット素子のメモリセル面積比 約 $\frac{1}{3}$ の超小形メモリセルが実現できた。

3 メモリセル技術

3.1 高抵抗負荷形メモリセルの限界

従来,CMOSもしくはBi-CMOSプロセス・デバイスをベー スとしたSRAMのメモリセルとして,高抵抗負荷形メモリセ ルが最も多く用いられている。図1(a)に示す高抵抗負荷形メ

モリセルは、Q₁~Q₄の4個のNMOSトランジスタで基本的な メモリの書込み・読出し動作を行い、ポリシリコンで形成し た高抵抗R₁, R₂を通しての微小な電流供給によって記憶ノー ドN1, N2の接合リーク電流を補償し記憶データを保持する。 ポリシリコン抵抗はNMOSトランジスタの上に重ねて構成す ることができるので、小さなセル面積を実現できる。また、 抵抗値自体も10¹¹~10¹²Ωと高くすることができ、素子全体の データ保持電流をマイクロアンペアレベルに保つことが可能 になる。図2は、SRAM1個当たりのデータ保持電流を1µ Aに保つために、メモリセル1個当たりに要求されるデータ保 持電流を, 集積度に対して示したものである。1µAのデータ 保持電流は、SRAMを1~8個程度用いたメモリシステムで 2~10年の長期にわたるバッテリーバックアップが可能なレ ベルである。メモリセル1個当たりのデータ保持電流は,集 積度の増加とともにメモリセル記憶ノードのリーク電流に近 づく。高抵抗負荷形メモリセルでは、メモリセル1個当たり のデータ保持電流が記憶ノードのリーク電流と同程度になる と、記憶データの保持ができなくなる。すなわち、図1(a)で 記憶ノードN₁が電源電位 VccノードN₂が接地電位にあるとす ると、高抵抗R₁を流れる電流がノードN₁の接合リーク電流と 同程度になると、ノードN1の電位を保持できなくなり記憶デ ータが破壊する。ポリシリコンで形成した高抵抗の値もしく は記憶ノードのリーク電流値のばらつきを,所定の動作保証 温度範囲(0~70℃)にわたって考慮すると、良好なデータ保 持特性を維持するためにはメモリセル1個当たりのデータ保 持電流は、メモリセル記憶ノードのリーク電流よりも二けた 以上大きくする必要がある。したがって,安定量産の観点か ら高抵抗負荷形メモリセルの使用は、4Mビットがほぼ限界









22

図 I 高抵抗負荷形メモリセル(a)とCMOS形メモリセル(b) 記憶 ノードN₁, N₂に蓄えられるデータは、高抵抗 R_1 , R_2 もしくはPMOSトラン ジスタQ₅, Q₆を通して電流を供給することによって保持される。 SRAMの集積度(ビット)

図2 SRAMのデータ保持電流 | µAを得るために必要なメモリセル | 個当たりのデータ保持電流の集積度依存性 データ保持電流は集 積度の増加とともに記憶ノードのリーク電流レベルに近づく。各電流の ばらつきを考慮すると、高抵抗負荷形メモリセルでは4Mビットが安定生 産上限界となる。 と考えられる。

3.2 ポリシリコンPMOS負荷形メモリセル

上述した高抵抗負荷形メモリセルとともに、図1(b)に示す PMOSトランジスタを負荷とするCMOS形メモリセルも従来 用いられている。CMOS形メモリセルは、MOSトランジスタ のオフ電流および記憶ノードの接合リーク電流で決まる,き わめて小さなデータ保持電流が実現できるのが特長である。 同図(b)で、記憶ノードN₁が電源電位V_{cc}、ノードN₂が接地電 位にあるとすると、ノードN1の電位は導通状態にあるPMOS トランジスタQ5によって保持されるので、データ保持特性に 問題は生じない。しかし、CMOS形メモリセルでは同一平面 上にNMOSとPMOSの二つの異なる導電形のトランジスタを 形成するため、高抵抗負荷形メモリセルと比較すると、1ビッ ト当たり1.5倍以上のセル面積を必要とし大容量化には適さない。

ポリシリコンPMOS負荷形メモリセルは、CMOS形メモリ セルのPMOSトランジスタを積層ポリシリコン層で形成した もので、高抵抗負荷形メモリセルと同程度の小さなセル面積 でCMOS形メモリセルに一歩近づいたデータ保持特性を実現 できる。4MビットSRAMに用いたポリシリコンPMOSの電



100 fA以下のオフ時 ポリシリコンPMOSの電流電圧特性例 図3 電流と3Vで約4けたのオン・オフ時電流比が得られている。

2段目にPMOS正帰還形センスアンプ回路を縦属接続した構 成である。2段目に用いたPMOS正帰還形センスアンプ回路 は、出力信号電圧の変化が直接PMOS, Q₁, Q₂のゲート電極 に伝達され出力信号電圧の変化を加速するので、カレントミ ラー形に比べて高速かつ強力な負荷駆動能力が得られる。初

流電圧特性例を図3に示す。第3層ポリシリコンでゲート電 極を、第4層ポリシリコンでソース、ドレーン、チャネル領 域を形成し、オフ時電流を十分に小さくするために長さ0.6 µm のオフセット領域(同図のLoff部)を設けた。SRAMのデータ 保持電流を決めるポリシリコンPMOSのオフ時電流は、ドレ ーン電圧-3V時に100fA以下の値が得られ、オン/オフ時電 流比はおよそ4けた/3Vが実現できた。これらポリシリコン PMOSトランジスタの性能、すなわち低いオフ時電流および 大きなオン/オフ時電流比は、ポリシリコン層の薄膜化などに よって向上させることができ、ポリシリコンPMOS負荷形メ モリセルは、今後低電圧動作が必要となるさらに微細なプロ セスを用いる大容量SRAMに最適なメモリセルと考えられる。

高速回路技術 4

ハンディターミナルなど小形ポータブル機器に多く用いら もに初段にカレントミラー形回路を用いているため、イコラ れる低消費電力形SRAMは、一般に8ビット幅のワイドビッ イズ・パルスタイミングの動作マージンは約2.5 nsと差はない ト構成で、かつ低周波動作時の動作電流低減機能を持ってい が、 センスアンプ回路出力の遅延時間は、 高速かつ強力な負 る。このため、センスアンプ回路電流の制限やデコーダ回路 荷駆動能力を持つPMOS正帰還形回路のほうが短くなる。 のパルス駆動あるいは読出し信号のデータラッチに起因する このように4MビットSRAMに採用した新センスアンプ回 アクセス時間の遅延を生じ, 高速アクセス時間の実現が難し 路は、イコライズ・パルスタイミングのマージンを十分に持 い。これらの技術課題に対し、4MビットSRAMでは、高速 ったままで、PMOS正帰還形センスアンプ回路の高速性能が 低電力のセンスアンプ回路およびアクセス遅延を生ぜず、耐 発揮でき, SRAM全体の高速回路設計を可能にした。 雑音性に優れたデータラッチ回路方式を採用し,標準アクセ 4.2 高速耐雑音データラッチ回路方式 ス時間32 nsを実現した。 高速耐雑音性に優れたデータラッチ構成を図6(a)に、従来 4.1 高速低電力センスアンプ回路 のデータラッチ構成を同図(b)に示す。従来構成では、データ 4 MビットSRAMに採用したセンスアンプ回路は、図4(a) ラッチ回路が信号伝達経路中に配置されているため,入力ゲ に示すような、初段にカレントミラー形アンプの並列接続,

段に、同図(b)に示した従来と同様のカレントミラー形センス アンプ回路を用いたのは、以下の理由による。すなわち、セ ンスアンプ回路初段の入力信号振幅は、0.1~0.2 V程度の微 小電圧であるため、イコライズパルス 61の入力タイミングが ずれイコライズの終了が早すぎると、センスアンプ回路を構 成するトランジスタの性能ばらつきのために誤ったデータが 出力される。この誤データが初段センスアンプ回路で急激に 増幅されると、アクセス時間が著しく遅れる可能性がある。 この点でカレントミラー形センスアンプ回路のほうが応答速 度が遅く、増幅率も低いので、イコライズパルス \$\mu_1 の設計マ ージンが大きくなる。図5に、カレントミラー形とPMOS正 帰還形センスアンプ回路の縦属接続および従来カレントミラ ー形アンプの縦属接続について、 ワード線から出力までの遅 延時間T₀とセンスアンプ回路初段のイコライズ終了までの時 間TEの関係を示す。両者のセンスアンプ回路構成で、両者と

23

1224 日立評論 VOL. 72 No. 12(1990-12)



図4 カレントミラー形・PMOS正帰還センスアンプ回路構成(a)と従来カレントミラー 形センスアンプ回路の縦属接続構成(b) 4 MビットSRAMには、(a)に示すような初段にカレ ントミラー形アンプの並列接続,2段目にPMOS正帰還形センスアンプ回路を縦属接続した構成 である。







(b)

凶 6 高速耐雑音データラッチ構成(a)と従来データラッチ構成(b) 4 MビットSRAMに用いた構成(a)では、出力バッファからデータが出力 された後に入力ゲートG_iが閉じ,データバスの信号がラッチ回路に入力 されるので高速のアクセス時間が実現できる。

ンプ回路で, ワード線から出力までの遅延時間とイコライズ終了までの 時間の関係を示す。

 $\mathbf{24}$

ートG_iを閉じてデータバスの信号をデータラッチ回路に入力 する際,信号振幅が一時的に減少し,出力バッファの駆動が 遅れてアクセス時間が長くなる。これに対し今回採用した同 図(a)の構成では、出力バッファからデータが出力された後に 入力ゲートG_iが閉じ、データバスの信号がデータラッチ回路 に入力されるので、アクセス時間の遅延がなく高速のアクセ ス時間が実現できる。

一方,外部から混入する電源雑音に対しては, ラッチデー タの破壊が生じないデータラッチ回路方式とした。高速耐雑 音データラッチ回路方式を図7に示す。 *ϕLi*は入力ゲート制御 パルス信号で、ATD(Address Transition Detection:アド レス遷移検出回路)信号のパルス幅を縮小して生成する。それ ゆえ、外部雑音に起因する不完全なATDパルス信号が誤って 生成される場合には *ALi*が生成されず,入力ゲート回路が導通



注: @ ラッチ保護インバータ

図 7 高速耐雑音データラッチ回路方式 *φLi*は入力ゲート制御パルス信号で,外部雑音に対して強い耐性を持つためラッチデータの破壊はない。

しない。したがって、データバスに現れる不完全な信号振幅 によってラッチデータが破壊することがない。 HM628512のパッケージ封入時のピン配置を図9に示す。こ の配置はJEDEC (Joint Electron Devices Engineering Council)の512 kワード×8ビットSRAMの標準に適合した32ピン の構成で、4 Mビット擬似SRAM HM658512ともピンコンパ チブルとなっている。1 MビットSRAMと同様の32ピン構成 であるが、メモリ容量が4倍となって、アドレス入力ピンが 2本追加となったため、1 MビットSRAMの1番ピン(NC)と 30番ピン(CS2:チップ選択2)の2本がそれぞれアドレス入 力となった。

アドレスアクセス時間の電源電圧依存性を図10に示す。この評価結果から、電源電圧 5 V, 周囲温度25 ℃の標準条件の もとで、32 nsの高速アクセス時間が得られ、かつ電源電圧3.0 V から7.0 Vの広範囲での動作が実現できている。

待機時およびデータリテンション時消費電流の温度依存性



また,定常状態では,出力ゲート制御パルス信号*ϕLo*によって出力ゲートが導通状態にあるので,外部雑音に起因する 不完全信号がデータバスに現れたときに,ラッチデータを破 壊しないようにラッチ保護インバータ回路を出力ゲート前に 設けた。

5 HM628512の特性

4 MビットSRAM, HM628512のチップ写真を図8に示す。 メモリセルアレーは64個のサブアレーで構成され,各サブア レーは1,024行×64列のメモリセルから成る。メモリセルのワ ード線電圧を制御するワードデコーダ回路は,各サブアレー に1組み,計64組み必要であるが,レイアウト面積を低減し, チップ面積を縮小するため,サブアレーのワードデコーダ回 路を4組みひとまとめにして配置する構成とした。チップ寸 法は縦6.95 mm,横16.71 mmで,面積は116 mm²である。こ れは,1MビットSRAMの1.4倍の大きさである。



A7 5	2	28 1 1 1 2 .		
	2		記号	ピン名称
	2	26 A9	A0-A18	アドレス入力
A4 8 A3 9	2		1/00-1/07	データ入力・出力
A2 10 A1 11	2	$23 \square A10 - 22 \square \overline{CS}$	CS	チップ選択
A0 12	2		WE	ライトイネーブル
1/00 13	1	9 1/06 -	ŌE	アウトプット イネーブル
$V_{ss} \square 16$	1	8 1/04 ⁻ 7 1/03	Vcc	電源
	(上面図)		Vss	接地

図 9 HM628512のピン配置図 ピン配置は、バイトワイド4MビットSRAMのJEDEC標準配置であり、4Mビットに擬似SRAMとピン互換性がある。



図 8 HM628512のチップ写真 チップ寸法は, 6.95 mm×16.71 mm で, この上に25 M素子が集積されている。

図10 アドレスアクセス時間の電源電圧依存性 標準条件のもとで, 32 nsの高速アクセス時間が得られている。

25



表 2 HM628512の基本特性 メモリ容量は従来 | MSRAM製品 (HM628128)に比べて4倍化されているが、さらに高速化と超低データリ テンション電流を実現している。

項目	特徵		
ビット構成	512 kワード×8 ビット		
チップす法	6.95×16.71 mm ²		
メモリセル寸法	$3.04 imes 5.04\ \mu\text{m}^2$		
動作電源電圧(保証値)	$5.0 V \pm 10\%$		
動作温度範囲(保証値)	0 ~70 °C		
I/0 イ ン タ フ ェ ー ス	TTL		
ア ク セ ス 時 間 (最大)	55 • 70 • 85 • 100 ns		
動 作 時 電 流 (55 ns)	90 mA Max.		
データリテンション時電流	0.2 µA typ.		
パッケージ	525ミル32ピンSOP 600ミル32ピンDIP 400ミル32ピンTSOP		

注:略語説明 TTL(Transistor Transistor Logic) DIP(Dual In Line Package) SOP(Small Outline Package) TSOP(Thin Small Outline Package)

の3種類が準備されている。

1/T (X10⁻³/K)

図|| 待機時およびデータリテンション時消費電流の温度依存性 メモリセルにポリシリコンPMOS負荷を採用した。周囲温度25℃で 0.2 μAの超低データリテンション電流を実現した。

を図11に示す。これらの電流特性は、メモリセルに用いたポ リシリコンPMOS負荷のオフ時に流れる電流の温度依存性で 決まっており, 基本的には従来, 日立製作所のSRAMに用い てきたポリシリコン抵抗の温度依存性とほぼ同様である。温 度に対する電流の変化率は、周囲温度50℃の増加に対し約50 倍の増加を示す。室温では、0.2µAのデータリテンション電 流が得られており, ラップトップ パーソナルコンピュータ, ハンディターミナル、メモリカードなどバッテリーで長期間 の情報保持が必要な電子機器に最適のメモリが実現できた。 従来の1MビットSRAMのデータリテンション電流が0.8~ 1µA/チップであるから、本製品は4倍の集積度で¹/₄~号の超 低データリテンション電流特性を持つ。

HM628512の基本特性一覧を,表2にまとめて示す。本製品 の電源電圧の社外保証値は、従来製品と同様の5V±10%で あり、入出力インタフェースもTTL(Transistor Transistor Logic) コンパチブルである。アクセス時間は55 ns, 70 ns, 85 ns, 100 nsの 4 グレードが設定され, 高速動作分野への応 用も可能となっている。パッケージは、600ミル幅のDIP(Dual In Line Package) タイプと525ミル幅の面実装可能なSOP (Small Outline Package) タイプ,および厚さ1.1 mmの超薄 形400ミル幅のTSOP(Thin Small Outline Package)タイプ

26

言 6 結

512 kワード×8ビット構成の4 MビットSRAM, HM628512 を開発した。1チップ上に約25 M(2,500万)素子を集積するた めに、0.5µm CMOSポリシリコン4層メタル2層配線技術を 採用した。メモリセルには、ポリシリコンPMOS負荷を新た に採用し、データリテンション時の超低電流特性(0.2µA、電 源電圧 3 V, 室温)を実現した。また、高速低電力センスアン プ回路および高速耐雑音データラッチ回路方式を新たに開発 し、メタル2層配線技術の寄与も合わせて、32 ns typ.の高速 アクセス時間を実現した。最大アクセス時間55 nsのグレード 設定が可能となる。

上述した大容量, 高速, 低電力のSRAMは, ブック・ノー ト形パソコン, ハンディターミナル, メモリカードなど, バ ッテリーによる長期情報保持を必要とする応用分野に最適の メモリと考えられる。

参考文献

- 笹木,外:1MビットスタティックRAM "HM628128",日立 1) 評論, 70, 2, 191~196(昭63-2)
- K. Sasaki, et al. : A 23 ns 4 Mb CMOS SRAM with 2)

0.5 µA Standby Current, ISSCC Digest of Technical Papers, p.130~131(Feb. 1990)

3)K. Sasaki, et al. A 9 ns 1 Mb CMOS SRAM, IEEE Journal of Solid-State Circuits, Vol.24, No.5 Oct. 1989 T. Yasui, et al. : High-Speed Low-Power CMOS Static (4)RAMs, Hitachi Review Vol.29(1980), No.3 p.109~114